搜索资源列表
mdio
- MDIO verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设-MDIO verilog RTL code
SEEDVPM642_net_v3.3
- SEED-VPM642的以太网接口的测试。主要是测试EMAC 与MDIO 的配置及使用，以及如何设置一个PHY设备和CSL 库中关于网络接口部分程序的应用。在此测试过程中，采用自闭环的方式完成的。-SEED-VPM642 Ethernet interface testing. Mainly EMAC and MDIO test configuration and use, and how to set up a PHY devices and CSL library network interf
VMD642_net
- 网络 EMAC测试 本例程在 VMD642_net 目录中。 主要示范如何配置和使用 EMAC 和MDIO，如何设置一个 PHY设备，以及 CSL 中关 于网络接口部分程序的应用。 在本例中，采用自闭环的方式，自己向自己循环发送数据。 -Network EMAC test This routine in the VMD642_net directory. The main demonstration of how to configure and u
SVN-52
- AC101网络驱动程序，里面包含相当详细的注释，且使用GPIO模拟MDIO、MDC等接口-AC101 network driver, which contains quite detailed notes, and use the GPIO analog MDIO, MDC and other interfaces
VMD642_net
- 示范如何配置和使用 EMAC 和MDIO，如何设置一个PHY 设备，以及CSL中关于网络接口部分程序的应用,采用自闭环的方式，自己向自己循环发送数据。-Demonstrate how to configure and use EMAC and MDIO, how to set up a PHY device, and the application of CSL on the network interface of the program, using a self-closed-loop a
MDIO_CONTROL
- FPGA，verilog语言实现MDIO接口代码，经过实际验证，可放心参考-FPGA, verilog language MDIO interface code, field-proven, reference can be assured
mdio
- 以太网的mac与phy之间通过mdio通信，可以实现mdio接口的读写-Through the mdio communication between Ethernet MAC and phy, can realize the mdio interface to read and write
udp_send1
- 基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output
mdc
- 实现对MDIO通信接口的MDC主机时钟进行整形，输出占空比50 的时钟方波-MDIO communication interface to achieve the MDC host clock shaping, the output duty cycle of 50 of the clock Fang Bo
53101_mii
- 通过ARM的MDIO接口对交换机芯片BCM53101的PYH寄存器读写以完成对光口和电口的配置。该c文件是自己做的装置上使用的，完全可以正常使用，大家可以参考获得些灵感。-PYH register configuration for swith BCM53101
以太网MDIO接口
- 以太网的mac层与phy芯片之间的mdio接口通信，现已在lattice环境验证通过。