CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - QuartusII

搜索资源列表

  1. EDA-elevator-controller

    0下载:
  2. 在QuartusII里用VHDL仿真实现电梯控制器-QuartusII elevator controller VHDL Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:404817
    • 提供者:Yolanda
  1. eda

    0下载:
  2. 这是一个基于quartusII软件编写的程序,可以进行电梯控制。-This is written based on quartusII software program can be elevator control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1569
    • 提供者:xiaowei
  1. wavegenerator

    0下载:
  2. 开发环境为QuartusII,能产生正弦波、三角波、方波和锯齿波,幅度为5V,采样为8位,在开发板已经验证通过,有详细的波形图和管脚分配图。-Development environment for QuartusII, can generate sine wave, triangle wave, square wave and sawtooth wave, ranging from 5V, sampling for 8, in the development board has to verif
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:498394
    • 提供者:李海明
  1. recuart_50m

    0下载:
  2. 本代码功能为实现接收PC发送的串口数据功能 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve the receivi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:47837
    • 提供者:huangbin
  1. dds

    0下载:
  2. verilog语言编写,在Quartus II里仿真DDS的产生,包括所有仿真生成的相关文件,-verilog language in the Quartus II DDS in the generation of simulation, including all documents generated by the simulation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:3013196
    • 提供者:颜小超
  1. FPGA_COM

    0下载:
  2. FPGA实现的多串口程序(支持收发中断,QUARTUSII编译),各串口独立-FPGA serial program (support to send and receive interrupt, QUARTUSII compiler), the serial independence...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:10825
    • 提供者:欧少林
  1. autoConter

    0下载:
  2. 基于quartusII的自动售票机电路图-Based on the vending machine circuit quartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12808
    • 提供者:Jady
  1. hanming

    0下载:
  2. 产生m序列作为输入信号,能够实现(7,4)汉明码编码和译码功能。同时,还有加噪模块。 在QuartusII工作环境下使用-M sequence generated as the input signal, can be achieved (7,4) hamming code encoding and decoding functions. There are also additional noise modules. Working environments in the QuartusI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:409168
    • 提供者:张婕
  1. pcirw

    0下载:
  2. quartusII环境下实现FPGA与PCI9054通信。根据PCI9054规范控制lhold、lholda、ads、blast、lbe、lwr等握手信号的时序,可完成上位机通过PCI总线读写FPGA本地地址空间的功能- Communication between FPGA and PCI9054 in QuartusII IDE.Implementation for the timing of handshake signals such as lhold, lholda, ads,bla
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:830
    • 提供者:
  1. MIPS

    0下载:
  2. MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus-MIPS processor crew great job, you can run directly, the author, the environment is quartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3060126
    • 提供者:fan
  1. second7-02

    0下载:
  2. 在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码-Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1602444
    • 提供者:赵东
  1. Electronic-Clock_1.11

    0下载:
  2. 用quartusii 设计的电子钟原型文件-Electronic clock with quartusii prototype file design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6304101
    • 提供者:林培豪
  1. O9W5FOcj

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3102411
    • 提供者:shmyg
  1. digi_clock2.7z

    0下载:
  2. 數位電子時鐘 用自製圖檔製成 不是用quartusII 內建的圖檔製成 -Digital electronic clock with self-image made of instead of the built-in image quartusII made
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:49260
    • 提供者:kang
  1. quartusIIshiyong

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2458932
    • 提供者:cuihaifeng
  1. USB

    0下载:
  2. USB源代码,基于VHDL语言编写,在QuartusII上面已验证其功能-USB source code, based on the VHDL language, verified in QuartusII above its function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5819
    • 提供者:
  1. dianji

    0下载:
  2. QuartusII环境下,用于upds实验板的三相六拍电机-QuartusII environment, for the three-phase experimental board upds shot six motor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1269
    • 提供者:陈晨
  1. dds

    0下载:
  2. 这是一个用vhdl语言实现dds的例子,已在quartusII里调通并可以下载到实验箱上,功能正确-This is a use of VHDL language dds example, has been in tune quartusII pass and can be downloaded to the experimental box, the function correctly
  3. 所属分类:OS Develop

    • 发布日期:2017-03-29
    • 文件大小:331839
    • 提供者:leezhihui
  1. quartus2

    0下载:
  2. 主要是关于FPGA的开发软件QUARTUSII的学习文档和一些常用操作方法工具等-Mainly on the development of FPGA software QUARTUSII study documents and method of operation of some commonly used tools, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3096955
    • 提供者:张三
  1. 2-QUARTUSII

    0下载:
  2. 让大家更加的了解EDA技术在日常生活中的重要性。-Let us be more understanding of EDA technology in daily life importance.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:562151
    • 提供者:马剑
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 30 »
搜珍网 www.dssz.com