搜索资源列表
add_sub_lab2
- 实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。-experiment include the operation of a half adder, full adder, plus / subtraction device, and the use of logic diagram VHDl descr iption, including analysis and reporting.
my_multiplier
- 一个VHDL编的简单乘法器,基本原理设计如下图所示: 将两个操作数分别以串行和并行模式输入到乘法器的输入端, 用串行输入操作数的每一位依次去乘并行输入的操作数, 每次的结果称之为部分积, 将每次相乘得到的部分积加到累加器里, 形成部分和, 部分和在与下一个部分积相加前要进行移位操作。-A simple multiplier VHDL series, the basic principles of design as follows: two operands, respectively, ser
admod15
- 在Xllinx ISE平台上,利用VHDL语言实现模15加法器的运算-The programme realize the adder of mod 15 through VHDL on Xllinx ISE.
AnJian_1602
- 计算器设计。采用了现场可编程逻辑器件FPGA设计,并基于VHDL语言实现加减乘除功能,并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形,并下载到试验箱,用实验箱上的按键开关模拟输入,用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能,其结果简单,易于实现。-Calculator design. Using a field programmable logic d
1
- 用VHDL语言设计全加器的设计方法,使用元件例化的方法设计多位加法器-VHDL language design full adder design method using component instantiation approach to design multi-bit adder
ISE_lab6
- 加法器的VHDL源代码 适合本科生学习使用-Adder VHDL source code for undergraduate learning to use
fast-carry-adder-4d
- VHDL实现的快速四位加法器,就是这样,嗯,适合入门-VHDL achieve rapid four adders, exactly, ah, suitable for entry
加减法器
- 可实现两个4bit补码的加法及减法,有溢出提示(adder with overflow hint)