CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - VHDL 课程设计

搜索资源列表

  1. trafficlight

    0下载:
  2. 数字系统课程设计 基于FPGA的 VHDL编写 交通灯程序。-Digital System Course Design of VHDL-based FPGA program to prepare the traffic lights.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:463173
    • 提供者:zhoujie
  1. 5933118663955

    0下载:
  2. 本课程设计主要内容是基于VHDL语言设计的数字闹钟,时分秒新时间及闹钟的设置,设计目的,选题要求,设计要求,思想报告等源程序-The main content of curriculum design is based on the VHDL language design digital alarm clock, when every second time and alarm settings for the new design purpose, topics of requirement
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:197990
    • 提供者:maominchao
  1. VHDL

    0下载:
  2. VHDL和数字电路设计课程实验指导,内容丰富-VHDL and digital circuit design course experiment guide, rich in content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:566269
    • 提供者:杨毅刚
  1. VHDL_digital_lock_design

    0下载:
  2. VHDL课程的源代码数字密码锁的设计与实现的实验报告,内附源代码-VHDL source code for the course digital code lock design and implementation of the experimental report, included the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4126
    • 提供者:CXJ
  1. experiment6

    0下载:
  2. VHDL课程实验6,数控分频器的设计。对应不同的输入信号,预置数(初始计数值)设定不同的值,计数器以此预置数为初始状态进行不同模值的计数,当计数器的状态全为1时,计数器输出溢出信号。用计数器的溢出信号作为输出信号或输出信号的控制值,使输出信号的频率受控于输入的预置数-VHDL course experiment 6, NC Divider. Corresponding to different input signals, the set value (initial count) to set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:190176
    • 提供者:童长威
  1. mimasuoVHDL

    0下载:
  2. 用VHDL语言实现的8位密码锁的设计,适用于毕业设计或课程设计参考!-VHDL language with 8-bit code lock design for graduate design or curriculum design reference!
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:5017
    • 提供者:田有林
  1. chfqi

    0下载:
  2. 简易5位乘法器的设计 用于EDA课程设计和VHDL的入门学习-Easy 5 Multiplier for EDA VHDL introduction to course design and learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:749025
    • 提供者:沈小响
  1. count

    0下载:
  2. 数字逻辑课程设计频率计数器(VHDL) CSDN 下载频道 -Digital Logic Course Design frequency counter (VHDL) CSDN download channel
  3. 所属分类:Other systems

    • 发布日期:2017-03-28
    • 文件大小:702
    • 提供者:luokuan
  1. dotmatrix

    0下载:
  2. MAXplus 2 课程设计 点阵的动态显示-A programme of VHDL developed in MAXplus 2 to display one s name in a shifting way.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1131
    • 提供者:刘进
  1. diver

    0下载:
  2. 用VHDL语言产生一个5位数除法器,电子课程设计题目之一-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:564911
    • 提供者:笨蛋
  1. Miller

    0下载:
  2. 课程设计、原理图、编译码VHDL语言描述-Curriculum design, schematics, VHDL language to describe the encoding and decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:3059639
    • 提供者:谢能燕
  1. filter1

    0下载:
  2. 题为基于CSD编码的FIR数字滤波器设计.该滤波器具有线性相位,系数减半.采用VHDL语言编写.是我们EDA课程的作业,得了优.希望对大家有用-Entitled based on CSD code FIR digital filter design. That the filters have linear phase, coefficient half. Using VHDL language. Is the EDA program operations, got excellent. Hop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12827
    • 提供者:万勇
  1. 8259

    0下载:
  2. 8259芯片功能的程序设计,可以用于课程的辅助教学,或者是个人爱好研究-8259
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-04
    • 文件大小:694428
    • 提供者:FerraWang
  1. clockb

    0下载:
  2. 用VHDL编写的电子钟,是我的课程设计。功能为全电子钟。-VHDL Clock。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:45310
    • 提供者:一止
  1. danpianji.doc

    0下载:
  2. VHDL语言设计数字系统,VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language 的缩写,意思是超高速集成电路硬件描述语言。本课程设计分析了现代城市交通控制与管理问题的现状,结合城市交通的实际情况阐述了交通灯控制系统的工作原理。编写了程序控制8255A可编程并行接口芯片,使红、绿、黄发光二极管按照十字路口交通信号灯的规律交替发光,模拟了交通信号灯简单的工作。-VHDL language design digit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:314519
    • 提供者:liang
  1. freqtest_dec

    0下载:
  2. 用VHDL设计了一个频率计,给出了各模块的详细源码,并给出了注解,对初学者及课程设计有帮助。-VHD designed with a frequency counter, gives the details of each module source code, and gives notes on programs designed for beginners and helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:504512
    • 提供者:张三
  1. CLOCK-ON-ALTERA-DEV-NOARD-RONTEX

    1下载:
  2. 这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:995738
    • 提供者:needtobestrong
  1. SONGYFQ

    0下载:
  2. 用VHDL设计的电路,输出接到喇叭可播放乐曲“一分钱”。适合做课程设计。-Circuit design with VHDL, output to speakers can play music, " a penny." Suitable curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1074
    • 提供者:
  1. wu

    0下载:
  2. 通信原理基于VHDL的课程设计,基于CPLD_FPGA的数字通信系统建模与设计(通信课设参考书)-VHDL-based communication principle of curriculum design, digital communication system based on CPLD_FPGA Modeling and Design (Communications course design reference)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7128996
    • 提供者:吴德威
  1. HDB3ymq

    0下载:
  2. 通信原理课程设计 关于HDB3译码器的VHDL语言实现-use vhdl to transform HDB3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1712
    • 提供者:jiangxu
« 1 2 3 4 5 67 8 9 »
搜珍网 www.dssz.com