CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - VHDL AGC

搜索资源列表

  1. planeAgc

    0下载:
  2. AGC的vhdl实现,给大家提供思路的,希望对大家有帮助-agc in vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:894byte
    • 提供者:tfl
  1. agc

    0下载:
  2. Automatic gain control example
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-14
    • 文件大小:3.83kb
    • 提供者:jools
  1. AGC

    0下载:
  2. 自动增益控制,通过仿真验证,已用到工程中,在ISE中运行实现。-Automatic gain control, through the simulation has been used in projects, run in the ISE implementation.
  3. 所属分类:3G develop

    • 发布日期:2017-04-02
    • 文件大小:883byte
    • 提供者:杨明
  1. AGC

    0下载:
  2. 在实际系统中,由于发端功率和信道增益的变化会引起接收到的信号幅度的变化,这种变化是设计者所不希望的,因此,有必要对信号幅度进行自动增益控制(AGC)。另外,在解调器内部所有同步完成之后,如果解调输出为软输出,则需要对输出信号进行定标,以使较少的位数能够全面地反映解调数据的信息,这被称为定标AGC。AGC的实现原理大同小异,一般都是将信号幅度(能量)与固定门限比较,高于或低于门限的信息被送到调整环路滤波器,滤波器的输出用于控制可控增益放大器,或者是数字增益调整。-AGC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.18kb
    • 提供者:开水来了
  1. agc

    0下载:
  2. 无线通信中接收侧自动增益控制模块的vhdl代码实现-Receive side of the AGC module vhdl code for wireless communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.47kb
    • 提供者:wangxin
  1. 方案二

    0下载:
  2. 本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计,系统由AGC(自动增益控制)电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成,其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致,比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理,实现闸门时间1S的高精度测量。单片机通信处理数据并显示,数据表明,系统精度达到发挥部分要求。(This system is a CPLD microcontr
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:76kb
    • 提供者:小竹丶
搜珍网 www.dssz.com