CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - VHDL scrambler

搜索资源列表

  1. scrambler

    1下载:
  2. 扰码程序,利用VHDL语言实现,适合各种通信系统的扰码。
  3. 所属分类:加密解密

    • 发布日期:2008-10-13
    • 文件大小:721.52kb
    • 提供者:徐劲松
  1. V35_Descrambler_Scrambler

    1下载:
  2. ITU-T V35 加扰/解扰 VHDL代码 ITU-T V35 Scrambler Descrambler
  3. 所属分类:源码下载

  1. screw

    0下载:
  2. 一个好用的扰码器,主要用在光纤通信上面。因为为了保持送给光模块的信号不是全1或者全0-A nice scrambler, mainly used in optical fiber communication above. Because in order to maintain the optical module of the signal is not sent to all 1 or all 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:745byte
    • 提供者:刘金华
  1. scrambler_17

    0下载:
  2. this parallel scrambler verilog code -this is parallel scrambler verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:314.77kb
    • 提供者:rakhi
  1. scrambleanddescrambler

    1下载:
  2. 适合802.11a的scrambler与descrambler的设计,适合OFDM系统设计的初学者,有testbench可供参考-The scrambler and descrambler for 802.11a design, OFDM system design for beginners, there are available for reference testbench
  3. 所属分类:Communication-Mobile

    • 发布日期:2016-08-16
    • 文件大小:1012byte
    • 提供者:jiaqi yuan
  1. SCRAMBLER

    1下载:
  2. 32位扰码器的verilog代码,编译通过-The Verilog code of 32_bit scrambler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-11
    • 文件大小:1.03kb
    • 提供者:朱猪
  1. scrambler

    0下载:
  2. 数字通信的扰码程序,保证二进制01的数量基本相同-Digital communications scrambler procedures to ensure the same number of binary 01
  3. 所属分类:Com Port

    • 发布日期:2017-03-23
    • 文件大小:1.47kb
    • 提供者:chenxuhui
  1. DATA_scramble

    0下载:
  2. 扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:801byte
    • 提供者:
  1. scrambler-wimax

    0下载:
  2. This package contains synthesizable VHDL codes for scramber/descrambler module for IEEE 802.16 WiMAX PHY layer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.22kb
    • 提供者:zpatel
  1. scramble

    1下载:
  2. 基于VHDL实现加扰器解扰器的设计,与仿真。-VHDL-based scrambler descrambler design and simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.8mb
    • 提供者:杨超
  1. bin_count

    0下载:
  2. i m sending hdl code of dm using verilog and vhdl with all blocks contain fft,ifft,scrambler,transmitter,receiver.-i m sending hdl code of ofdm using verilog and vhdl with all blocks contain fft,ifft,scrambler,transmitter,receiver.
  3. 所属分类:Compiler program

    • 发布日期:2017-04-24
    • 文件大小:28.48kb
    • 提供者:Nilesh panchal
  1. ParallelScrablerDescrambler

    0下载:
  2. VHDL code for parallel 6-bit scrambler and descrambler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.36kb
    • 提供者:maya333888
搜珍网 www.dssz.com