搜索资源列表
fir_finall
- 用verilog编写的fir滤波器程序，开发环境可以用ise quartus或active hdl等-verilog prepared with the fir filter process development environment can be used ise quartus or other active hdl
fcout
- 频率计源代码，性能很好，verilog写的，顶层原理图，底层语言写的，效果很好，开发环境为quartus-Cymometer source code, good performance, verilog written by the top diagram, the bottom language was written. good effect, and development environment for quartus
quartusGuide
- 设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL • VQM – 或采用一些别的方法去优化和提高输入的灵活性: • 混合设计格式 • 利用LPM和宏功能模块来加速设计输入-design inpu
circularbuffer
- Circular_Buffer，流水线型多位缓存器，verilog语言描述。通过modelsim 6。0仿真，quartus 综合通过。
89_full_adder
- full adder设计代码，verilog 语言描述，通过modelsim 仿真，quartus综合
chap3
- 基于quartus 的一些程序 都是verilog 还是比较有用的
dct
- DCT的Verilog 程序，用QUARTUS进行开发
Freq
- 简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
encode
- Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
zzs4
- 用verilog实现的电子日历程序,在Quartus II上编译通过并成功实现
jishiqi
- 用verilog实现的记时器程序,在Quartus II上编译通过并成功运行
qiangdaqi
- 用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行
eeprom
- eeprom的Verilog HDL源代码，含eeprom的读写！Quartus II5.0平台测试通过！
2400verilog
- 我刚完成的基于Quartus Two 开发环境全部用Verilog硬件描述语言编译无误的MSK调制解调器
FT245_R_W
- USB芯片FT245BM读写代码,在Quartus II V7.2上测试成功!---Verilog语言.
VBuffer.1.1
- 视频采集，存储，发送的VERILOG源程序； QUARTUS II 6.0调试通过。
wavelet_lifting_pld
- 小波提升Verilog代码，运行于quartusⅡ开发环境。
an494_design_example
- I2C to GPIO Port expander的Verilog HDL 程序原码，直接可在Quartus环境下运行。
cordic_v1.0.4
- Altera公司的CORDIC开发包，用Verilog编写的，安装在Quartus相同目录中，里面有详细的开发说明。