CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - can verilog

搜索资源列表

  1. UART

    2下载:
  2. 内含有完整的UART代码,包括发送和接受,且有testbench,可以直接仿真调试-Contain complete UART code, including send and receive and there testbench, can directly Simulation debugging
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:9094
    • 提供者:李佳
  1. risc8

    0下载:
  2. PIC单片机的verilog实现,不记得在哪里下载的。源文件中应该有的。-PIC MCU Verilog realized, can not remember where to download. Source file should have.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:76786
    • 提供者:bornwong
  1. dff

    0下载:
  2. 用vhdl编写的D触发器,锁存器等,不需帐号就可自由下载此源码-VHDL prepared using D flip-flops, latches and so on, no account can be a free download this source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1068
    • 提供者:daniel
  1. PLL

    5下载:
  2. 可以实现自动锁相环功能的C源程序代码模块,-Can be achieved automatically PLL function C source code modules,
  3. 所属分类:DSP program

    • 发布日期:2017-03-24
    • 文件大小:6750
    • 提供者:刘磊
  1. 100Examples

    0下载:
  2. verilog 语言 可以免费下载的程序-Verilog language can be downloaded for free procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:208874
    • 提供者:kerluo
  1. RS232_pro

    0下载:
  2. RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通-RS232 verilog coding the entire parametric design can set the baud rate clock frequency of FPGA to achieve complete transfer pass
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2625
    • 提供者:dinsh
  1. display_control

    0下载:
  2. 一个LCD控制器的verilog源代码,可以方便的控制TFT LCD!-An LCD controller Verilog source code, can easily control TFT LCD!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:2021
    • 提供者:shi
  1. add

    1下载:
  2. Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真-Verilog hdl language commonly used adder design, can use the ModelSim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1885
    • 提供者:许立宾
  1. GFmultiply

    0下载:
  2. Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真-Language Verilog hdl Galois field GF (q) multiplier design, can use the ModelSim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1830
    • 提供者:许立宾
  1. divide

    1下载:
  2. Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真-Commonly used languages Verilog hdl divider design, can use the ModelSim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:1941
    • 提供者:许立宾
  1. PWM

    1下载:
  2. 使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。-VERILOG language use PWM wave generated. Only need to use the processor or core directly corresponding configuration register can output PWM wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2235
    • 提供者:望习才
  1. adder4

    0下载:
  2. 是用verilog写得加法器以及计数器里面有测试文件(testbench),对于初学者来说这个可以用来参考下-Is written in Verilog adder and counter inside a test file (testbench), for beginners this can be used to reference the next
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1386
    • 提供者:olive
  1. SD_Host_Model_513_02

    1下载:
  2. 可做SD的simulation model-SD can do the simulation model
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-06
    • 文件大小:3829135
    • 提供者:Arthur
  1. sha_core

    0下载:
  2. 安全散列函数的VERILOG实现,通过了fpga验证,在系统正可以直接当IP盒应用-Secure Hash Function VERILOG achieve, through the FPGA verification, the system is can be directly applied when the IP box
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-01
    • 文件大小:69717
    • 提供者:金鑫
  1. RS485

    0下载:
  2. 用VERILOG语言写的RS485通信程序,经调试可以直接使用-Verilog language used to write the RS485 communication program, the debugger can be used directly
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:653993
    • 提供者:李俭
  1. Mips_Top

    0下载:
  2. 是verilog做的简化mips32指令系统。 有些小问题,用就能发现,是学习的好资料。 如果有必要,可以和我联系。-Verilog do is simplify the MIPS32 instruction set. Some small problems, and use can be found, is to learn from good information. If necessary, can contact me.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-27
    • 文件大小:10217188
    • 提供者:liyuankui
  1. TINY3

    0下载:
  2. verilog 编写的tiny cpu 代码,可实现简单的指令和计算-Verilog prepared tiny cpu code, can be simple instructions and the calculation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1661484
    • 提供者:songbo
  1. ps2

    1下载:
  2. 基于Verilog开发的PS2的接口设计,可以模拟PS2的鼠标和键盘的接口!-Verilog-based development of the PS2 interface design, can simulate the PS2 mouse and keyboard interface!
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:10137
    • 提供者:sq
  1. electric-8.08

    0下载:
  2. The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15382351
    • 提供者:杨晓斐
  1. clock

    1下载:
  2. 本实验实现一个能显示小时,分钟,秒的数字时钟(贝一特电子)Verilog源码-The experimental realization of a can show hours, minutes, seconds, digital clock (a special e-bay) Verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1257
    • 提供者:黄建
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com