搜索资源列表
csa3
- carry save adder block3
save_adder
- implement of carry save adder with verilog
VLSI_Advanced_CSA
- Advanced VLSI Design on Carry Save Adder Implementation
csa1
- carry save adder block1
csa2
- carry save adder block2
mult
- 4级流水乘法器，本文利用FPGA完成了基于半加器、全加器、进位保留加法器的4比特流水乘法器的设计，编写VHDL程序完成了乘法器的功能设计，并通过Modelsim进行了仿真验证。-Four water multipliers, this paper complete FPGA-based half adder, full adder, carry-save adder 4 bit pipeline multiplier design, write VHDL program to complete
adder
- 设计一个16×16位的流水线乘法器。 乘法器部分采用16×16进位保留（Carry-save）阵列构成。 最后一行部分积产生单元要求采用超前进位构成。 -Design of a 16 x 16 pipelined multiplier. Multiplier by 16 x 16 carry save array ( Carry-save ). The last line of the partial product generation unit requires u
carrylukahead
- carry save and carry luk ahead adder vhdl
1.Area-Efficient-Carry-Select-Adder
- Area efficient carry save adder
test
- the carry save adder program in verilog
test2
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
adder
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
carrysaveadder
- carry save adder for addition of 8 bit inputs
Fast Vector Multiplication
- Fast Vector Multiplication in VHDL with carry save adders and final ripple carry adder
CSA
- carry save adder vhdl
VHDL-Carry-Save-Adder
- VHDL CARRY SAVE ADDER 4,8 BIT DATAFLOW 26,32 BIT STRACTURAL DESIGN
CSA464
- Verilog - Combinational part of Carry-Save adder, 4 operands 64-bits
2016-17 IETE
- check the file, its the IETE pics