搜索资源列表
-
1下载：
模拟锁相环（apll）的一些simulink模型,Analog phase-locked loop (apll) some simulink model
-
-
2下载：
全数字锁相环的Verilog源代码，经过仿真调试-All-digital PLL Verilog source code, through the simulation to debug
-
-
1下载：
quartusII环境下用Verilog语言的数字锁相环的实现。- In quartusII environment digital PLL implementation using Verilog language .
-
