一个很不错RS编码，用于DVB的信道编码，用VHDL语言编写，在FPGA上通过验证。

该系统实现了视频通信系统由通信模块库及使用从视频处理模块块基于MPEG - 1和DVB演示演示基于Simulink模块，它不从源编码，频道编码（RS编，卷积编码器）调制（QAM调制， OFDM）技术，信道及当时的整个过程相反，在接收端 然而，甚少是一个问题，那里的视频源编码器输出去到信道编码，当运行系统，则会出现错误，说的RS -编码器输入不正确，这种输入问题，我想，未来的视频输出 我不会令你对这个问题APRRECIATE＆应该是什么的RS编码器输入的大小帮助？ 原

Verilog实现的DVB（200,168）的RS编解码程序，xilinx 平台，经过验证(Verilog implementation of DVB (200168) RS codec program, Xilinx platform, verified)