搜索资源列表
iir_filters
- 说明：这个代码是基于FPGA的数字IIR无限长冲激响应滤波器的源代码．-Note : This code is based on the number of FPGA IIR infinite impulse response filter the source code.
数字信号处理的fpga实现
- 数字信号处理的fpga实现，用VHDL语言编程实现IIR滤波器,Digital signal processing to achieve the FPGA, using VHDL language programming to achieve IIR filter
20090224fpga
- 《数字信号处理的FPGA实现》代码，数字信号处理一些算法的FPGA代码，比较全-" Digital signal processing FPGA implementation" code, digital signal processing FPGA code some algorithms to compare the whole
niosII_cyclone_1c20
- IIR、F FT各模块程序设计例程，可做为IP使用，初学者很有用-IIR, FIR, FFT modular design of the routines can be used as IP use, useful for beginners
IIR
- 毕业设计：基于FPGA的IIR滤波器设计-The design for IIR digital filter based on FPGA
Linux_bc
- 对vga接口做了详细的介绍，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·电子密码锁，基于fpga实现，密码正 ·IIR、FIR、FFT各模块程序设计例程， ·基于逻辑工具的以太网开发，基于逻 ·自己写的一个测温元件（ds18b20）的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example（McGr ·这是CAN总线控制器的IP核，源码是由 ·FPGA设计的SDRAM控制器，有仿真代码 ·xili
IIR
- FPGA的IIR算法描述,希望对大家有用-IRR arithetics using fpga
iir
- IIR50HZ的数字陷波器的FPGA实现-IIR50HZ digital notch filter implementation in FPGA
IIR(vhdl)
- 基于fpga的数字滤波器设计的vhdl源代码-Fpga digital filter design based on the vhdl source code
iir_pipe1
- IIR pipeline VHDL FPGA
iir_par
- IIR parallel VHDL FPGA
iir_filter
- iir滤波器的fpga实现，教你如何用vhdl描述一个iir滤波器-iir filter fpga implementation, teach you how to describe a iir filter vhdl
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
fir-and-iir
- FPGA关于数字滤波器设计,FIR的FPGA实现及其Quartus与MATLAB仿真-FPGA on the digital filter design, FIR s Quartus FPGA Implementation and Simulation with MATLAB
Digital-Signal-Processing-with-FPGA
- FPGA结合DSP设计，如FIR、IIR滤波器，CORDIC算法,多重采样率信号处理，FFT,有对应的VHDL/Verilog 代码code-FPGA Combines with DSP, FIR 、IIR Digital Filters,CORDIC,FFT,Adaptive Filters，VHDL/Verilog code
IIR
- 气象雷达回波信号中杂波抑制的IIR算法（FPGA是实现的）-Weather radar echo signal of the IIR clutter suppression algorithm
IIR-digital-filter-design-FPGA
- 基于FPGA的IIR低通数字滤波器设计 IIR low-pass digital filter design based on FPGA-IIR low-pass digital filter design based on FPGA
IIR
- 环路滤波器的FPGA实现，使用VERILOG语言，ISE13.2编译环境-The loop filter FPGA realizing, use VERILOG language, ISE13.2 compile environment
积分器-FPGA
- 积分器的一种实现方法：每级积分器都是一个反馈系数为1的单极点IIR滤波器, 其传递函数为:(An implementation of an integrator: each stage integrator is a single pole IIR filter with a feedback factor of 1:)
IIR滤波器的FPGA设计
- 基于verilog hdl语言对IIR滤波器设计(Design of IIR filter based on Verilog HDL language)