CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - jpeg encoder verilog

搜索资源列表

  1. video_compression_systems

    1下载:
  2. 根据jpeg标准用verilog语言编写的视频编码器,此编码器可作为一个通用IP使用,完成数字音频/视频的编解码功能-under jpeg standards with the Verilog language video encoder, this encoder can be used as a common IP use, complete digital audio / video codec
  3. 所属分类:mpeg/mp3

    • 发布日期:2008-10-13
    • 文件大小:217.55kb
    • 提供者:崔云飞
  1. jpeg_encoder

    1下载:
  2. 完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路-complete jpeg encoder Verilog code, DCT is partly based on the IEEE 1991 transection paper, using skew circular convolutions to achieve streamlining ci
  3. 所属分类:压缩解压

    • 发布日期:2008-10-13
    • 文件大小:24.84kb
    • 提供者:李寧
  1. JPEG2000

    0下载:
  2. jpeg 2000 encoder complete document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-16
    • 文件大小:370.42kb
    • 提供者:ibbu
  1. jpeg

    1下载:
  2. JPEG encoder in Verilog
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:41.14kb
    • 提供者:megkel
  1. JPEG_Encode_verilog

    2下载:
  2. JPEG Encoder,JEPEG编码的Verilog代码-JPEG Encoder, JEPEG coded Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:77kb
    • 提供者:李柏祥
  1. verilog-encoder

    2下载:
  2. JPEG的編碼器 使用VERILOG以硬體實現 也使用MODEL模擬驗證-JPEG encoder using the VERILOG hardware implementation is also used to simulate authentication MODEL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:24.3kb
    • 提供者:林曉彬
  1. JPEG-Encoder

    1下载:
  2. JPEG 编码器的verilog实现,已经在XILINX SPARTAN6上实现并验证。-The JPEG encoder verilog implementation has been implemented in a Xilinx SPARTAN6 and verify.
  3. 所属分类:Wavelet

    • 发布日期:2017-11-06
    • 文件大小:39.24kb
    • 提供者:Justin Bieber
  1. JPEG

    0下载:
  2. JPEG Encoder Verilog Source Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-15
    • 文件大小:11kb
    • 提供者:scpark
  1. jpeg_encoder

    0下载:
  2. JPEG 编码器IP核,用verilog语言编写,不支持二级采样。-JPEG Encoder IP Core,The core is written in Verilog and is designed to be portable to any target device. This core does not perform subsampling- the resulting JPEG image will have 4:4:4 subsampling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:174.99kb
    • 提供者:jwchen
搜珍网 www.dssz.com