CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - key controller vhdl

搜索资源列表

  1. sdramusevhdl

    0下载:
  2. sdram的vhdl实现 本文介绍了sdram的控制时序特征,并介绍了采用vhdl语言实现的sdram控制器的关键技术-SDRAM This paper introduces the realization of SDRAM timing control features, and introduces the VHDL language SDRAM controller of the key technologies
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:84842
    • 提供者:cxr
  1. key

    0下载:
  2. 密码锁控制器 设计一个密码锁,平时处于等待状态。管理员可以设置或更该密码。如果不预置密码, 密码缺省为“6666”。用户如果需要开锁,按相应的按键进入输入密码状态,输入4位 密码,按下确定键后,若密码正确,锁打开,若密码错误,将提示密码错误,要求重 新输入,三次输入都错误,将发出报警信号。报警后,只有管理员作相应的处理才能 停止报警。用户输入密码时,若输入错误,在按下确定键之前,可以通过按取消键重 新输入。正确开锁后,用户处理完毕后,按下确定键,系统回到等待状态。系统操作
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-02
    • 文件大小:1297
    • 提供者:Jane
  1. keyboardcontroller

    0下载:
  2. 键盘控制器VHDL代码 该控制器实时扫描矩阵键盘的行列,当用户有按键按下时,可以定位到对应的按键并产生一个中断信号-Keyboard controller entity -- -- The controller scans the columns, cols, by making a different column logic-0 -- therefor the inputs have to be pull-up high. It processes the input,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7184
    • 提供者:郑佛少
  1. Kbtestbench

    0下载:
  2. VHDL编写的Keyboard control使用ps2 keboard来使fgpa的led上显示键盘的二进制代码,用4个7seg来显示0-9的数字,该程序包含testbench.-ps2 keyboard controller which could enable led on fgpa to show the binary code of each key on ps2 keyboard and another four 7segment will display the number fr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2279
    • 提供者:hongwan
  1. keypadinterfacecontroller

    0下载:
  2. 设计并实现一个4X8键盘接口控制器,含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求:当按下某一键时,在数码管上显示该键对应的键值-Design and implement a 4X8 keypad interface controller, with timing generator circuit, the keyboard scanning circuit, bounce elimination circuit, the keyboard deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6178
    • 提供者:zhuimeng
  1. PWM

    1下载:
  2. 基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过-PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:787585
    • 提供者:hbxgwjl
搜珍网 www.dssz.com