CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - turbo code vhdl

搜索资源列表

  1. turbo_VHDL

    2下载:
  2. Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizable VHDL model -Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * M
  3. 所属分类:编译器/词法分析

    • 发布日期:2008-10-13
    • 文件大小:151.14kb
    • 提供者:鲁京
  1. RSC.rar

    0下载:
  2. Turbo码编码器的两个分量编码器RSC,主要由四个移位寄存器和两个模2加法器组成,Turbo code encoder of the two component encoders RSC, mainly by the four shift register and the two-mode adder composed of 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1kb
    • 提供者:sunhao
  1. turbo

    2下载:
  2. turbo的VHDL代码 比较好啊 易后大家多多交流啊-Comparison of the VHDL code for turbo Well you lot of the easy exchange of ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:149.8kb
    • 提供者:秋晨
  1. turbocodes_latest.tar

    0下载:
  2. turbo encode and decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:81.65kb
    • 提供者:suresh
  1. turbodecoder

    0下载:
  2. 用vhdl实现turbo码的迭代解码,转某N人的程序-Using vhdl implementation of iterative decoding turbo codes, transfer of a person' s procedures for N
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:154.54kb
    • 提供者:deng
  1. 4_31

    0下载:
  2. 这是一个交织器/解交织器的FPGA实现,虽然交织器的功能简单,但是其实现比较复杂-This is an interleaver/de-interleaver to achieve the FPGA, although the function of interleaver simple, but its more complicated to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:814.79kb
    • 提供者:谢建伟
  1. Turbo

    0下载:
  2. 基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。-something about turbo。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.75mb
    • 提供者:xixi
  1. control

    0下载:
  2. Turbo码编码器时序控制模块,能够对于RAM,ROM读写以及编码器其他功能模块的使能进行控制-Turbo code encoder timing control module, to the RAM, ROM reader and encoder modules, other functions can be controlled so that
  3. 所属分类:Communication

    • 发布日期:2017-04-02
    • 文件大小:1.34kb
    • 提供者:sunhao
  1. delete

    0下载:
  2. Turbo码编码器的删除模块,此模块是CCSDS标准系的码率为1/2和1/3的删除模块-Turbo code encoder to delete module, this module is the Department of CCSDS standard rate of 1/2 and 1/3 of the delete module
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:1.47kb
    • 提供者:sunhao
  1. encode_finish

    0下载:
  2. Turbo码编码器的encode最上层模块,它的主要作用是连接Turbo码编码器的其他模块-Turbo code encoder encode top-level module, its main role is to connect the Turbo Code encoder other modules
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-05
    • 文件大小:1007byte
    • 提供者:sunhao
  1. rom

    0下载:
  2. Turbo码编码器的Rom宏模块,此模块中包含Rom.v文件和存储交织地址的.mif文件-Turbo code encoder Rom macro module, this module contains intertwined Rom.v documents and store addresses. Mif file
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:8.62kb
    • 提供者:sunhao
  1. jiaozhiqi

    0下载:
  2. 是Turbo码交织器的VHDL设计与仿真的文献-Is the Turbo Code Interleaver Design and Simulation of VHDL literature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:747.72kb
    • 提供者:郑国
  1. turbo

    0下载:
  2. Turbo仿真。VHDL语言。对学习编码很有帮助-Turbo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:8.29kb
    • 提供者:朱宇容
  1. tpc

    1下载:
  2. turbo product code used in error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:248.5kb
    • 提供者:ansh
  1. 15Turbo

    0下载:
  2. urbo码是1993年法国人Berrou提出的一种新型编码方法。它巧妙的将卷积码和随机交织器结合在一起;同时,采用软输出迭代译码来逼近最大似然译码-urbo code is 1993 French Berrou proposed a new encoding method. It is clever to convolutional codes and random interleaver together the same time, the use of soft-output itera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:61.39kb
    • 提供者:wangzhi
  1. Turbo_Encoder_Decoder

    1下载:
  2. The turbo enocoder and turbo decoder is design in VHDL code.
  3. 所属分类:VHDL编程

    • 发布日期:2014-12-29
    • 文件大小:164.98kb
    • 提供者:vnqbao
  1. turbocodes_latest.tar

    0下载:
  2. 基于sova算法的Turbo码解码VHDL工程文件,非常经典,包含Python高层仿真代码。-Turbo Decoder Release 0.3 MAIN FEATURES - * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizabl
  3. 所属分类:3G develop

    • 发布日期:2017-05-05
    • 文件大小:164.98kb
    • 提供者:John Smith
搜珍网 www.dssz.com