搜索资源列表
PicoBlaze_Embedded_Template
- 基于xilinx的FPGA_partan3软核picoblaze的verilog程序，在picoblaze上pbus总线上挂有7段数码管，VGA，按键的驱动。-The xilinx the soft FPGA_partan3 nuclear picoblaze of verilog program in picoblaze pbus bus hang 7-segment digital tube, VGA button driven.
PS2_keyboard_driver
- verilog写的键盘按键扫描接口，并在7段数码管上显示断码和通码，在LED流水灯上实现滚动显示。想学习PS2键盘扫描这块的童鞋可以下载看看，代码写的还行。-verilog to write a keyboard key scan interface displayed on the 7-segment digital tube broken code and pass code, scrolling display on the LED light water. Want to learn a
3
- 数码管显示，加上计数器，基础的verilog语言-Digital display, plus the counter, based on verilog language
AD[TLC549]
- AD[TLC549] ：采集模拟输入，电压动态显示在数码管(用verilog实现)-AD [the TLC549]: the acquisition of the analog input voltage dynamic digital tube (Verilog)
seg7x6
- 本代码使用Verilog语言编写的带状态机的数码管驱动并在FPGA上得到验证！-This code uses the Verilog language with digital tube-driven state machine to be verified on the FPGA!
Veleevzipe
- Verilog 电梯控制器设计 设计一个八层楼房自动电梯控制器，用八个 LED显示出来电梯行进过程，并有数码管显示出来电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的的LED 亮亮。 用 CLK脉冲控制电梯运动，每来一个 CLK脉冲电梯升（降）一层。电梯到达有请求的楼层后，该层次的指示灯灭，电梯门打开（开门指示灯亮），开门 5 秒后，电梯门自动关闭，电梯继续运行。 -Automatic elevator controller Verilog elevator
VGA_CCD531
- 本文围绕一个包含Nios II软核处理器的可编程片上系统展开数码相机的样机设计。论文首先对样机所要达到的整体功能进行了规划，接下来并行开展了软硬件设计。在硬件方面，充分利用了所使用平台提供的SD卡插槽、键盘、数码管、SRAM等各种硬件资源，并用Verilog HDL硬件描述语言设计了样机系统所需要的VGA接口控制器、CMOS图像传感器接口控制器以及VGA显示存储器；在软件方面，本文基于Nios II软核处理器用C语言实现了SD卡的驱动、FAT文件系统的移植、VGA显视器的驱动以及BMP图片文件的
clock_2
- verilog hdl 时钟程序，数码管显示，并可设置闹钟-verilog hdl clock program, the digital display, and can set the alarm
Buttons-control-the-digital-tubes
- 在FPGA开发板上用verilog语言实现，多按键控制四位数码管，显示不同的数字。-FPGA development board with verilog language, multi-button control of four digits, show different figures.
Buttons-control-the-output-waveform
- 在FPGA开发板上，利用verilog语言，实现按键控制输出波形的参数值，并且在数码管上显示相应参数。-On the FPGA development board, use the verilog language to achieve the function that use the button to control parameter values of the output waveform and display them on the digital tubes.
pwm_out
- 用verilog hdl编写的高效PWM模块，可以通过键盘控制占空比和周期，并在数码管上得以显示-Verilog hdl write efficient PWM module can be controlled through the keyboard duty cycle and cycle and can be displayed on the digital tube
szz
- Verilog编写的数字钟，利用动态扫描在六位数码管上显示，可调时间，在程序中指定的时间报时，蜂鸣器实现。-Digital clock written in Verilog, the use of dynamic scanning of the six digital display, adjustable time, the time specified in the program chime, buzzer achieved.
dac
- 用verilog实现TLC5620——dac转换实验，转换0-255数字量，送数码管显示-The TLC5620- dac conversion experiments, convert 0-255 digital, send digital display with verilog
ds18b20_319
- 用verilog实现ds18b20_319温度传感器实验，检测环境温度，通过数码管显示出来-Verilog achieve ds18b20_319 temperature sensor experiments, testing the ambient temperature by digital display
Wi2c_AT24C04_i
- 用Verilog HDL语言编写的AT24C04程序，并并用数码管显示，已经过测试，很好用， -Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, easy to use,
counter_SPI
- 用verilog 写的SPI核，非常有用，附带了用它驱动数码管的例子。试试看就知道了-SPI nuclear verilog write useful, incidental example use it to drive digital tube. Try it and see
fVerrilog_Devr
- 朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
Led_seg7
- 本文件给出了一个七段数码管的verilog代码，并附上测试代码。-This document gives a seven-segment digital tube verilog code, and attach the test code.
verilog_iic_at24c04
- verilog语言实现的iic协议通信，一段式状态机实现，结合按键和数码管，用来控制和显示数据-Verilog language the iic protocol communication, for some state machine implementation, buttons and digital tube, used to control and display data.
count_seg2
- 采用verilog语言编写，实习双向计数器，并用四段数码管显示。包含四段数码管显示二进制数模块-Use verilog language internship bidirectional counter with four digital tube display. Contains four digital display binary number module