搜索资源列表
键盘实验文件_modify
- 键盘数据读取,并显示在数码管上,速度可达到100M频率(Read the keyboard data, and display on the digital tube, frequency speed can reach 100M)
top1
- 七段数码管译码器,可显示0~9共10个字符。(Seven segment digital decoder, 0~9 can display a total of 10 characters.)
seg7
- verilog HDL编写的FPGA定时器并用数码管显示(Verilog HDL prepared by the FPGA timer and digital display)
03_SMG
- 实现两位数码管计数功能, 逐渐增加功能,每一秒增加一次,增加到99循环一次。(To achieve two digital tube counting function, gradually increase the function, increase every second, increase to 99 cycles.)
至简设计法--闹钟
- 闹钟 工程说明 本工程包括矩阵键盘和数码管显示模块,共同实现一个带有闹钟功能、可设置时间的数字时钟。 案例补充说明 我们通过建立四个清晰直观的模块(数码管显示模块,矩阵键盘扫描模块,时钟计数模块,闹钟设定模块),以及建立完善的信号列表和运用verilog语言编写简洁流畅的代码,实现电子闹钟时、分、秒计时以及设置、修改、重置等功能。(alarm clock Engineering descr iption This project includes matrix keyboard and di
ckey_led7s
- 使用verilog语言并用按键操作来控制数码管的显示(Use buttons to control the display of digital tubes)
timing
- Verilog实现计数器并送六位数码管实时显示(Verilog realize the counter and send six digital tube real-time display)
game
- (1)设计一个由甲、乙双方参赛,有裁判的 3 人乒乓球游戏机。 (2)用 8 个(或更多个)LED 排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的 LED 指示球的当前位置,点亮的 LED 依此从左到右,或从右到左,其移动的速度应能调节。 (3)当“球”(点亮的那只 LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关,即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得 1 分。 (4)一方得分时,电路自动响铃 3s,这期间发球
clock
- 数字时钟的实现,数码管显示,实现时分秒的显示(The realization of the digital clock)
temper_test
- 通过Verilog实现用DS18B20温度传感器用MAX7219驱动8个数码管显示。(MAX7219驱动程序也在里面)。实验用EP4CE22F17芯片实现。(Through Verilog realize with DS18B20 temperature sensor, drive 8 digital tube display with MAX7219. (the MAX7219 driver is also inside). Experiment with EP4CE22F17 chip.)
clock
- 自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。(Self developed electronic clock applet, through the digital tube display time, key1 and key2 control time correction, Key3 switch clock mode and
keyboard
- 一个用于FPGA开发板的键盘输入模块,可以在数码管中显示键盘对应编码,用于作为键盘输入。(A keyboard input module for FPGA development board.)
miaobiao
- 秒表数码管实现,通过仿真验证,已下载到板子验证(The realization of the stopwatch digital tube)
segment_test
- 在verilog下设计的自动贩卖机,有数码管显示界面,有自动找零功能(The vending machine in the Verilog design, a digital display interface, automatic change function)
ADC0804
- 控制ADC0804的verilog 代码,cpld/fpga都可以使用,用数码管显示ADC采集的二进制数据。(Control ADC0804 verilog code, cpld / fpga can be used to display the ADC digital tube with the binary data collected.)
myClock
- 四位数码管显示24小时时钟,附上了ucf 芯片是Kintex7(Four bit digital tubes display 24 hour clocks)
27_sdram_ov5640_sobel_vga
- 按键控制,vga显示,数码管显示,读取sd卡(Key control, VGA display, digital tube display, read SD card)
timer_se
- 数字时钟可以显示分、秒,并通过按键进行复位;数字时钟由四个基本模块组成,顶层模块、分频模块、计数模块、译码显示模块。(1)分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号,控制计数器改变状态。(2)计数模块:秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1,变化状态为0~9,低4位状态变化到9时,高4位加1,变化状态为0~5。秒钟计数达到59时,分钟低四位从1开始,每59秒加1,低4位状态变化到9时,高4位加1,变化状态为0
万年历
- 基于FPGA的数码管显示,万年历,包括时分秒年月日的现实(Calendar FPGA digital tube display, based on reality, and the date of the time)
FPGA9 keyboard1
- 按键输入四位数,长按功能键排序或者求最大公约数并显示在数码管上(Key input four digit, press function key sequence or for the common denominator and digital tube display)