搜索资源列表
add_sub_lab2
- 实验课的作业，包括半加器、全加器、加/减法器，使用逻辑图和VHDl描述，包括分析和报告。-experiment include the operation of a half adder, full adder, plus / subtraction device, and the use of logic diagram VHDl descr iption, including analysis and reporting.
clock.rar
- 具有流水灯报点的数字钟实验 含有报告，用VHDL编写,Water at point of light with the number of minutes containing the report of the experiment, prepared by VHDL
TLC7524
- TLC7524接口电路程序，采用硬件描述语言VHDL编写，做实验，写报告相当有用-TLC7524 interface circuit procedures, the use of VHDL hardware descr iption language preparation, experiment, write a useful report
shenyan
- 一个七段译码，一个异步复位计数器，一个melly机，我自己写的实验报告-a vhdl report,by a uestc student,
tanchishe
- 数字电路与逻辑设计综合实验，贪吃蛇游戏机的实验报告。本实验是用通过VHDL的代码编写，然后下载到EPM7128数字逻辑实验开发板上，用点阵显示老鼠，蛇，以及墙，用数码管显示倒计时以及得分的情况。最终实现老鼠的随机出现，蛇的移动以及吃老鼠得分，撞墙或触边即死。-Digital circuit and logic design experiment, experimental report of the Snake game consoles
shejibaogao
- 描述的是一个时钟在vhdl上实现的全过程，且含实验报告-Describes a clock in the whole process of the VHDL realization, and contain the experiment report
VHDL_Snake_Game
- 在FPGA开发板上用VHDL语言实现了贪吃蛇游戏，开发软件为quartus 2.这是详细的实验报告，包括源码-Snake game with VHDL FPGA development board, software development quartus 2 This is a detailed experimental report, including the source
CPU
- 在THINPAD平台上的50M时钟5级流水支持THCOMIPS指令集的CPU，并附带8核扩展，内有详细实验报告。全部用VHDL编写，并附有样例验证程序，开发环境为ISE 14.1。-Water support THCOMIPS instruction set CPU 50M clock the THINPAD platform 5 and comes with an 8-core extension, within a detailed test report. All written usin
Digital-competition-responder
- 数字式竞赛抢答器的VHDL程序及实验报告，本抢答器是最多可容纳5位参赛者的数字式抢答器，在QUARTUS II平台中进行了仿真-VHDL procedures and lab reports Digital contest Responder, the Responder is for up to five contestants digital Responder, a simulation platform in QUARTUS II
test2
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
adder
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
Hardware-multiplier
- 基于VHDL的硬件乘加器设计,包括QUARTERS 的文件以及实验报告,便于参考和修改-Hardware multiplier design based on VHDL, including the QUARTERS file as well as the experimental report, ease of reference and modification