搜索资源列表
q
- 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出
Pulsecount
- 脉冲计数，脉冲输入，脉冲上跳沿计数器加一，周期脉冲输入-Pulse count, pulse input, pulse on the jump along the counter plus one cycle pulse input
DigitalElectronicsDivisionLocated
- 数字电子课设 顶事炸弹的拆除系统是基于计数器、编码器、译码器、数据选择器等中、小规模集成电路的小型数字系统。本系统主要由五个部分组成：波形产生部分、密码输入部分、控制部分、计数部分和报警部分。波形产生部分的功能是获得具有一定周期、频率以及固定占空比的方波。拆除炸弹时拆弹人员通过密码输入部分输入密码进行炸弹的拆除。控制部分和计数部分是本系统的核心，根据外界条件的不同刺激，控制部分作出相应的反应来控制计数部分的工作，并通过报警部分提示本系统当前所处的状态。本系统为炸弹使用人员和拆弹人员提供了五个
clk_div
- 用了20bit的计数器cnt，循环的计数，所以说一个周期有2的20次幂也即大约有1M分频，因为主时钟50MHz（周期就是20ns），所以20ms一个计数周期。蜂鸣器就以20ms的周期性发声，大家可以改变cnt的值看看效果。-quartus clock divided
counter
- 设计一个十进制计数器模块，输入端口包括 reset、up_enable 和 clk，输出端口为 count 和 bcd，当 reset 有效时（低电平），bcd 和 count 输出清零，当 up_enable 有效时（高电 平），计数模块开始计数（clk 脉冲数），bcd 为计数输出，当计数为 9 时，count 输出一 个脉冲（一个 clk周期的高电平，时间上与“bcd=9”时对齐）-Design of a decimal counter module, input port,
scommtest
- VC++版串口调试助手源码，功能还是比较多的，接收区和来显示串口消息，在调试时，可指定串口、波特率、校验位、数据位、停止位，关闭串口和清空接收区、以十六进制调试、保存显示数据、在同一周期后自动发送数据、选择发送文件、计数器清零等功能，代码在VC++6.0中可直接编译。-VC++ version of the serial debugging assistant source, function, or more, reception area and to show the serial mes
sub
- vhdl实现的计数器，可正向计数或逆向计数，周期为60-vhdl realized counter, it can count forward or backward, a loop is 60
lab
- 按一定的频率递增（0-999） 把计数值显示在数码管上(Increasing at a certain frequency (0-999) Display the count on the digital tube)
timer_se
- 数字时钟可以显示分、秒，并通过按键进行复位；数字时钟由四个基本模块组成，顶层模块、分频模块、计数模块、译码显示模块。（1）分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号，控制计数器改变状态。（2）计数模块：秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1，变化状态为0~9，低4位状态变化到9时，高4位加1，变化状态为0~5。秒钟计数达到59时，分钟低四位从1开始，每59秒加1，低4位状态变化到9时，高4位加1，变化状态为0