搜索资源列表
the_async_signal_in_sync_desins
- 只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,本文将介绍怎样在同步设计中处理异步信号
EWBhelp
- 随着电子技术和计算机技术的发展,电子产品已与计算机紧密相连,电子产品的智能化日益完善,电路的集成度越来越高,而产品的更新周期却越来越短。电子设计自动化(EDA)技术,使得电子线路的设计人员能在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至印刷电路板的自动设计。EDA是在计算机辅助设计(CAD)技术的基础上发展起来的计算机设计软件系统。与早期的CAD软件相比,EDA软件的自动化程度更高、功能更完善、运行速度更快,而且操作界面友善,有良好的数据开放性和互换性。 电子工作平台El
VHDL-four-selected-a-data-selector
- 数字电路与逻辑设计实验 四选一数据选择器VHDL语言实现-Digital circuits and logic design experiments four selected a data selector VHDL language
212
- 数据逻辑电路的链接的各种情况,以及一部分简单练习(Various situations of data logic circuit links, and some simple exercises)
LAB
- SAM VHDL编码,包括数据选择器,加法器,简易逻辑电路,有限状态机等(FSM SAM ALU and many other different parts)