搜索资源列表
admd
- 完成补码加减乘除的硬件执行过程模拟，用VC6开发-complete complement arithmetic hardware implementation process simulation, developed with VC6
lwip_readme
- 整型寄存器中的值被解释为有符号的二进制补码数，而reg寄存器或时间寄存器中的值被解释为无符号数。实数和实数时间类型寄存器中的值被解释为有符号浮点数。 -integer value of the register be interpreted as a symbol of the binary complement, rather reg register or time value of the register was no explanation for the symbols. Re
Afixed-pointbasecomplementdivider
- 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
huibian
- 1. 已知数组A包含15个互不相等的整数,数组B包含20个互不相等的整数,试编制一程序,把既在A中又在B中的整数存放于数组C中 2. 设在A,B,C单元中分别存放着三个数,若三个数都不是0,则求出三数之和,并存放于D单元中,若其中有一个数为0,则把其它两个单元也清0,请编写此程序. 3. 试编写一程序,要求比较数组ARRAY中的三个16位补码数,并根据比较结果,在终端上显示如下信息(1)如果三个数都不相等则显示0(2)如果三个数有两个相等则显示1(3)若三个数都相等则显示3 4. 已
二进制与机器码转换
- 1.进制之间的转换：可以实现十进制转换成其他的进制：二进制，八进制，十六进制；2.机器码之间的转换：输入真值，可以转换成原码，反码还有补码。-1.the conversion of scales:implemant of conversion in decimal and orther scales:binary, octal, and hex.2.the conbersion of machine codes:input ttuth value,then converting into for
温度传感器DS18B20程序
- 基于DS18B20的温度测量装置电图如图2所示：温度传感器DS18B20将被测环境温度转化成带符号的数字信号（以十六位补码形式,占两个字节）,传感器可置于离装置150米以内的任何地方,输出脚I/O直接与单片机的P1.1相连,R1为上拉电阻,传感器采用外部电源供电。89C2051是整个装置的控制核心,89C2051内带1K字节的FlashROM,用户程序存放在这里。显示器模块由四位一体的共阳数码管和4个9012组成。系统程序分传感器控制程序和显示器程序两部分,传感器控制程序是按照DS18B20的通
compute1
- 组成原理课试验，实现1.加法运算2.减法运算3原码一位乘4补码一位乘5.原码加减交替除法6.补码加减交替除法-Composition Principle lesson tests, to achieve 1. Adder computing 2. Subtraction computing the original code, a 3 by 4 by 5, a complement. The original code division 6 alternating addition and su
Surfacetest
- c/c++面试题,很多经典的题，比如 /a和b交换面试题2.cpp //如何将a、b的值交换，并且不使用任何中间变量？ //解析： //简而言之，用异或语句比较容易，不用担心超界的问题。 //如果采用： // a=a+b // b=a-b // a=a-b //这样做的缺点就是如果a,b都是比较大的两个数，a=a+b时就会超界。 //而采用： // a=a^b b=a^b a=a^b 无须担心超界的问题，这样就比较好。 //参与运算的两
computerOrganizationAndArchtecure
- 十进制转化为二进制包括补码表示 小数转换 很好很强大-Decimal into Binary convert decimal, including a very good complement representation is very strong
verilog
- 带溢出的四位补码加法运算verilog代码-verilog
DS18B20
- 8位单片机与DS18B20并行双向通信。 Quartus II 8.1项目工程文件. 主源程序文件为DS18B20.v,里面有详细注解。 例子： DS18B20 数据地址 0xf000（ROM=0） DS18B20 ROM指令地址 0xf001（ROM=1） 外部电源供电且只有一DS18B20的读取法： 发送CC到0xf001, 等待busy=0说明器件已准备好, 读0xf001的Bit1=1说明存在器件,Bit0=1为控制忙(可以省略此步） 发送44
booth
- 布斯公式求补码乘法的算法，用VHDL语言编写-booth algrithm, work out the 2 s complement mulitplier using VHDL
rom
- 64采样点的正弦表存储区。外接地址可以输出正弦信号采样点经过二进制补码转换后的幅度值。-sine table by 64 samples in VHDL.
buma
- 作整数的四则运算运用补码,举例说明补码的如何使用.-Complement the application of
CCCCCCCCCC
- 用C语言编程实现求任意x源码的补码 计算方便 准确-Programming with C language source code with arbitrary x facilitate accurate calculation of the complement
w
- 长整数的字节数组、二进制、补码，进行加减乘比较大小运算-Long integer byte array, binary, twos complement, the addition and subtraction by comparing the size of operations
w
- 长整数，字节数组，十进制，补码进行输入、输出、加、减、乘、除、关系运算、求余-Long integer, byte array, decimal, complement the input, output, add, subtract, multiply, divide, relational operators, modulo
add-and-sub
- 用补码计算的方式实现十六位二进制加减法的程序-Use the mode of calculation for code 16 bit binary addition and subtraction program
Hexadecimal-encoding
- 在labvIEW中如何实现16进制到二进制原码、反码、补码计算。-Hexadecimal to binary source code in LabVIEW, the anti-code complement calculation.
jsexp
- 定点小数机器表示 定点小数变形补码加减运算 定点小数的原码乘法 浮点数加减运算-The fixed-point decimal machine fixed-point decimal deformation complement addition and subtraction of the original code of the fixed-point decimal multiplication floating-point addition and subtraction