CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 搜索资源 - Altera-Verilog

搜索资源列表

  1. UnsignMulti

    0下载:
  2. ALTERA上DE2平台,verilog描述,无符号乘法器,在数码管显示结果。
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:858.18kb
    • 提供者:徐朝凯
  1. hex_7seg.rar

    0下载:
  2. altera DE2开发板上数码管译码的verilog程序,altera DE2 development board Verilog digital tube decoding procedures
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-31
    • 文件大小:2.09kb
    • 提供者:chxinrui
  1. CLOCK

    1下载:
  2. 文通过ALTERA公司的quartus II软件,用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为:计时功能,24小时制计时显示;通过七段数码管动态显示时间;校时设置功能,可分别设置时、分、秒;跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
  3. 所属分类:Other systems

    • 发布日期:2017-03-22
    • 文件大小:178.25kb
    • 提供者:张保平
  1. Altera_Verilog_Coding_Style

    0下载:
  2. Altera公司的Verilog编程风格 Altera_Verilog_Coding_Style-Altera' s Verilog programming style Altera_Verilog_Coding_Style
  3. 所属分类:Other systems

    • 发布日期:2017-04-10
    • 文件大小:1.76mb
    • 提供者:kejf11
  1. VerilogHDL

    0下载:
  2. 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
  3. 所属分类:Other systems

    • 发布日期:2017-03-24
    • 文件大小:77.91kb
    • 提供者:sundan
  1. color_space_converters

    0下载:
  2. Color space converter in Verilog HDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:43.82kb
    • 提供者:megkel
  1. lcd2tft

    0下载:
  2. convert lcd 4 bits to tft 16 bits.Writen verilog,Altera Quartus.
  3. 所属分类:Other systems

    • 发布日期:2017-03-24
    • 文件大小:797.31kb
    • 提供者:ulsonic
  1. vDDCe

    0下载:
  2. verilog语言实现的数字下变频设计。在ALTERA的QUUARTUS ii下实现。实用,好用。,已通过测试。 -verilog language digital down-conversion design. Of ALTERA QUUARTUS ii. Practical, easy to use. , Has been tested.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-06
    • 文件大小:42.94kb
    • 提供者:高尚
  1. LED

    0下载:
  2. LED流水灯工作,Altera FPGA控制LED灯,编程使用Verilog语言,控制六个流水灯-6 LEDs,control by FPGA
  3. 所属分类:Other systems

    • 发布日期:2017-11-23
    • 文件大小:303.59kb
    • 提供者:张天霖
  1. QuartusII

    0下载:
  2. 此模块为altera官网提供模块,使用硬件描述语言Verilog语言编写的FFT基于FPGA实现。-This module provides a module for the Altera website, the use of hardware descr iption language Verilog language FFT based on FPGA.
  3. 所属分类:Other systems

    • 发布日期:2017-11-18
    • 文件大小:1.24mb
    • 提供者:庄德坤
  1. LCD_test

    0下载:
  2. this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
  3. 所属分类:Other systems

  1. sdr-sdram-verilog

    0下载:
  2. SDRAM IP CORE,ALTERA提供-SDRAM IP CORE,ALTERA
  3. 所属分类:Other systems

    • 发布日期:2014-09-10
    • 文件大小:1.22mb
    • 提供者:wushj
  1. cordic

    2下载:
  2. Altera 的CORDIC IP核,Verilog HDL-Altera CORDIC IP core, Verilog HDL
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:875.43kb
    • 提供者:杨睿
  1. vhdl

    0下载:
  2. verilog for LVDS altera stratix4
  3. 所属分类:Other systems

    • 发布日期:2015-08-13
    • 文件大小:52kb
    • 提供者:daniele
  1. SEG7_LUT

    0下载:
  2. altera 7-segment verilog code.
  3. 所属分类:Other systems

    • 发布日期:2017-04-14
    • 文件大小:2.91kb
    • 提供者:SongjaeMin
  1. I2c_opencores_v13.0

    0下载:
  2. i2c opencores module for Altera Avalon bus. Verilog.
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:210.36kb
    • 提供者:a
  1. paobiao

    0下载:
  2. verilog实现数码跑表,基于ALTERA DE2—70开发板实现验证,其中代码不分模块。-verilog achieve digital stopwatch, to achieve certification based ALTERA DE2-70 development board, regardless of where the code module.
  3. 所属分类:Other systems

    • 发布日期:2017-04-30
    • 文件大小:479.92kb
    • 提供者:王亚斌
  1. verilog

    0下载:
  2. 用Verilog实现的各种例程,在altera平台进行测试。(Use Verilog implementation of various routines, in altera platform for testing.)
  3. 所属分类:Windows编程

    • 发布日期:2017-12-24
    • 文件大小:3.56mb
    • 提供者:莫五张
  1. DDS

    1下载:
  2. 描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
  3. 所属分类:其他

    • 发布日期:2017-12-28
    • 文件大小:102kb
    • 提供者:西门电工
  1. 黑金Altera开发板Verilog实例教程

    0下载:
  2. 控制开发板上的4个LED灯,计数器记到4秒清零,控制LED灯依次亮(Controlling the four leds on the development board, the counter down to the 4 seconds reset, the control the LED light in turn)
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:15.69mb
    • 提供者:意中人8383
搜珍网 www.dssz.com