搜索资源列表
PIDinFPGA
- 基于FPGA的PID控制器设计研究，适合用fpga开发控制系统的专业人员参考-FPGA-based PID controller design study for the development of control systems using FPGA professionals reference
DDS
- 基于DDS技术的函数波形发生器设计，适合用fpga设计波形发生器用-Based on DDS technology function waveform generator design, suitable for FPGA design with Waveform Generator
StaticTimingAnalysis
- FPGA硬件设计的时序分析详细教程，包括保持、建立时间概念、毛刺等分析-FPGA hardware design tutorials detailed timing analysis, including the establishment of the concept of time, such as analysis of burr
fpga_div
- Altera的FPGA，设计的硬件除法器-Altera' s FPGA, the design of the hardware divider
IIR
- 毕业设计：基于FPGA的IIR滤波器设计-The design for IIR digital filter based on FPGA
23
- 基于FPGA的液晶显示控制器的设计，FPGA用的是EP2C5,LCD用的是ST7920内核的122*32点阵的LCD，显示中西文字符-FPGA-based LCD display controller design, FPGA is used EP2C5, LCD is used in the ST7920 core of 122* 32 dot matrix LCD, display of Chinese and Western characters
SDRAMVerilogHDL
- FPGA控制串行AD（AD0804）,状态机实现，可以根据该程序实现数字电压计，数字温度计的设计-FPGA serial control AD (AD0804), state machine to achieve, you can program according to the number of voltage, the digital thermometer design
UART_VHDL
- 由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言，比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等，其中VHDL和Verilog HDL因适合
fpganaoz
- 基于FPGA闹钟系统的设计。 1.秒模块实际上是一个计数器，一秒记录一次并输出。 2.分，时模块在一个脉冲上升沿计数一次的基础上，加入了时间调整控制。 3.调整时间的控制模块，在使能信号有效时，才可实现时分的调整。 4.闹钟调整及控制模块，可实现闹钟设时的调节功能。 5.显示模块，实现时间与闹钟显示的切换。 6.闹铃模块，实现闹铃的发声装置。 7.总逻辑模块，实现电子闹钟相应功能的总系统。 -FPGA-based alarm system design. 1. S
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
bch155
- 一种纠3错BCH译码器的FPGA设计文章基于一种较新颖的纠3错BcH码逐步译码算法和结构原型，提出了BCH 译码器的完整实用化结构，采用FPeA设计并实现了纠3错BCH(31，16)译码器。该译码 方案的特点是主体结构通用、资源占用少、运行速度高，非常适合于需要对传输帧的帧头实 施特殊保护的数据传输应用场合。 主题词壁垒旦堡璺塑三堡￡里堡垒 O 引-Based on a noVel step．by—step decoding algorithm and its stnIctu
FPGA_design_part1
- 2009最新FPGA设计指南 2009最新FPGA设计指南-FPGA Design Guide 2009, 2009, the latest the latest FPGA Design Guide
FPGA_design_part2
- 2009最新FPGA设计指南 2009最新FPGA设计指南-FPGA Design Guide 2009, 2009, the latest the latest FPGA Design Guide
CCPRRIzipP
- 一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf -CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf
OQPSKzipF
- OFDM系统中的QPSK调制，实用用verilog编程，用于FPGA设计 -QPSK modulation in OFDM systems, practical programming with verilog for FPGA design
calculator
- 基于赛灵思的spartan-3e开发板的语音智能计算器的设计，开发语言verilog，开发软件ISE，可以根据ucf文件理清引脚关系。应用者需要对开发板和fpga设计有一定的了解！-Development board based on Xilinx spartan-3e voice smart calculator design, development languages Verilog, developing software ISE, according to
fenxiyi
- 这主要是基于VHDL简易逻辑分析仪，fpga设计里面各个模块的源程序-This is mainly based on VHDL simple logic analyzer fpga design inside the module source
FPGA-FIR-filter-design
- 用数字逻辑语言设计一个十六阶的FIR滤波器，通过数字电路实现滤波处理-Digital logic language design a sixteen-stage FIR filter, the filtering process is implemented by a digital circuit
FPGA-motor-controller
- 基于FPGA的直流电机速度控制器设计，讲的很详细，很实用，希望能帮助您。-Based on the FPGA dc motor speed controller design, speak very detailed, very practical, the hope can help you.
QMKS
- FPGA设计 分频器 频率可以自己修改参数调整 可以上板子运行查看-QMKS FPGA design