CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 搜索资源 - FPGA game

搜索资源列表

  1. bahe1

    1下载:
  2. 所属分类:Other systems

    • 发布日期:2016-05-04
    • 文件大小:710.01kb
    • 提供者:wenwen
  1. SupportDesignFiles

    0下载:
  2. use VHDL to design a game in FPGA
  3. 所属分类:File Operate

    • 发布日期:2017-04-02
    • 文件大小:15.41kb
    • 提供者:sstsoi03
  1. game

    0下载:
  2. 用verilog实现的FPGA控制屏幕小球游戏-ball game in the screen by verilog HDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:1.67kb
    • 提供者:李奇奋
  1. random-maze

    1下载:
  2. 采用verilg语言并结合VGA显示、PS2接口技术、键盘输入等实现基于FPGA开发板的可选择性迷宫游戏。可以利用电脑键盘和显示器来玩这个游戏-Verilg language and to combine VGA display and the PS2 interface technology, the keyboard input to achieve optional FPGA development board based maze game. Can use the computer k
  3. 所属分类:其他小程序

    • 发布日期:2016-12-02
    • 文件大小:3.22mb
    • 提供者:攀龙
  1. new1

    0下载:
  2. ISE基于FPGA的躲避球游戏 含无线模块,背景音乐-ISE FPGA-based dodgeball game with wireless module, background music
  3. 所属分类:Other systems

    • 发布日期:2017-12-02
    • 文件大小:4.94mb
    • 提供者:高之琳
  1. dazhuankuai

    0下载:
  2. 基于FPGA设计的经典打砖块小游戏。游戏简单易玩。-FPGA design based on the classic Arkanoid game. Game easy to play.
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:59.85kb
    • 提供者:吴凌峰
  1. Greedy_snake

    0下载:
  2. 利用Xilinx ISE平台在FPGA实验板和VGA显示屏上完成简单的贪吃蛇游戏-Use Xilinx ISE platform to complete a simple Snake game on FPGA experimental board and VGA display
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:9.91kb
    • 提供者:whlovesleep
  1. pic

    0下载:
  2. 贪吃蛇小游戏 VerilogHDL,FPGA,QUARTUS-Snake game VerilogHDL, FPGA, QUARTUSII
  3. 所属分类:Other systems

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:宛德
  1. 经典游戏俄罗斯方块的FPGA实现

    0下载:
  2. 实现俄罗斯方块游戏的FPGA实现,实现可视化功能(Use FPGA to create a Tetris game)
  3. 所属分类:其他

    • 发布日期:2018-05-03
    • 文件大小:4.69mb
    • 提供者:Hereucheu
  1. 071162程序

    1下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz。 (5)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综
  3. 所属分类:其他

    • 发布日期:2020-03-30
    • 文件大小:1.88mb
    • 提供者:严老板
搜珍网 www.dssz.com