搜索资源列表
128Mb_ddr
- 128Mb DDR verilog源程序
rtl
- ddr controller in verilog-ddr controller in verilog...............
ddr-sdram-verilog-resource
- 描述了ddr_sram的源代码,包括SDRAM的引脚功能介绍和Verilog在modulesim及quartus ii的实现-descr iption the resource code of ddr_sram
DDR-SDRAM
- ddr sdram 控制器的源代码，内有vhdl和verilog。-DDR SDRAM controller
DDDRR_SDRAM_cD
- DDR SRAM控制器的verilog完整设设计文档（包含有完整的verilog源代码）， -DDR SRAM controller the verilog complete set design document (contains the complete source code verilog)
lpddr_verilog_model
- 美光 ddr sdram 仿真模型， 不可综合，用在测试平台模仿ddr sdram的功能。verilog语言编写。-Micron MOBILE DDR SDRAM simulation model. not synthesisable, used in tesetbench to emulation the function of ddr sdram. written in verilog