搜索资源列表
verilog for uart
- 通用异步接收器/发送器(UART)是能够编程以控制计算机到附加串行设备的接口的微芯片。详细来说,它提供给计算机RS-...还有高级的UART提供了一定数量的数据缓冲,这样计算机和串行设备数据流就可以保持同样的速度。-universal asynchronous receiver / transmitter (UART) can be programmed to control computer attached to the serial device interface microchips.
uart_rx
- Tcode is in VERILOG HDL (Hardware descr iption language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA-Tcode is in VERILOG HDL
uart.v.tar
- uart Universal asyncronous receiver and transmitter verilog code
Tuart_tx_rxh
- 该工程用verilog编写，已通过串口调试助手调试通过，接收模块采采用8倍波特率采样数据，有较好的滤波功能，在PC上完成自发自收功能。 -The project is written in verilog debugging through serial debugging assistant, adopted 8 times the baud rate sampling data receiver module, better filtering done on the PC sponta
yaokong
- 直流电机CPLD 控制程序，VERILOG 写的。 程序分两部分，一部分是遥控按键板的程序，一部分是接收端控制L298的程序，全部采用EPM1270编写，程序都经过实际测试。大家在使用L298的时候特别注意，L298容易烧坏掉，主要原因是过流，所以请选择电机的时候要测量下电机的内阻或者是清楚电机的功率，还有L298 如果让电机停止的时候，不要给PWM波，给PWM波又让停转的话，L298发热也厉害。-CPLD DC motor control procedures, VERILOG writt
fuyaokongban
- 直流电机CPLD 控制程序，VERILOG 写的。 程序分两部分，一部分是遥控按键板的程序，一部分是接收端控制L298的程序，全部采用EPM1270编写，程序都经过实际测试。大家在使用L298的时候特别注意，L298容易烧坏掉，主要原因是过流，所以请选择电机的时候要测量下电机的内阻或者是清楚电机的功率，还有L298 如果让电机停止的时候，不要给PWM波，给PWM波又让停转的话，L298发热也厉害。 几个程序分开上次了，大家自己找我的上次文件-CPLD DC motor control pro
CHETIKONGZHI
- 直流电机CPLD 控制程序，VERILOG 写的。 程序分两部分，一部分是遥控按键板的程序，一部分是接收端控制L298的程序，全部采用EPM1270编写，程序都经过实际测试。大家在使用L298的时候特别注意，L298容易烧坏掉，主要原因是过流，所以请选择电机的时候要测量下电机的内阻或者是清楚电机的功率，还有L298 如果让电机停止的时候，不要给PWM波，给PWM波又让停转的话，L298发热也厉害。 几个程序分开上次了，大家自己找我的上次文件-CPLD DC motor control pro
Receiver
- FPGA SPI串行收发数据全双工程序开发，使用Verilog HDL开发语言-FPGA SPI serial port to send and receive data all double engineering sequence development, using Verilog HDL language development
arinc429_receiver
- Simple Arinc-429 receiver channel descr iption on Verilog HDL with parameterized DATA and LABEL FIFOs.
uart
- 该源码包是uart串口协议的verilog语言模型，主要包括了3个部分：波特率产生模块，uart接收模块，uart发送模块。(The source package is UART serial protocol Verilog language model, including 3 main parts: baud rate generation module, UART receiver module, UART transmission module.)
serialsimulationreciever
- serial simulation receiver in verilog