搜索资源列表
-
2下载：
本人写的MSK解调位同步完整程序，基于QuartusII90环境，采用verilog语言编写，程序简练，可靠性高，而且暂用资源少，适合CPLD器件。文件包含仿真和说明，欢迎下载！-I write a complete program MSK demodulation bit synchronization, based on QuartusII90 environment, using verilog language, procedures, concise, high reliability
-
-
2下载：
用数字锁相环实现位同步信号提取，包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
-
-
0下载：
同步信号提取电路，本设计采用锁相法实现位同步-Synchronization signal extraction circuit, the design method used to achieve bit synchronization lock
-
-
0下载：
《MFCWindows程序设计》(第2版)(修订版)不仅扩展了已被认为是权威的关于Microsoft用于WindowsAPI的功能强大的C++类库的阐述，还新增了有关COM、OLE和ActiveX的内容。《MFCWindows程序设计》(第2版)(修订版)的作者，JeffProsise，用其无与伦比的技巧向读者讲述了MFC程序设计中的基本概念和主要技术再次阐释了在32位Windows平台上进行了快速的面向对象开发的完美方法。《MFCWindows程序设计》(第2版)(修订版)涵盖了以下专题：事件
-
-
0下载：
位同步源代码，是关于MATLAB的，很好的，并且具体有调制解调的功能！-Bit synchronization source code on MATLAB, very good, and the specific modulation and demodulation functions
-
-
1下载：
Matlab的OFDM在多径Rayleigh信道下的同步1. 假设频率已同步，设计OFDM一种具体的采用循环前缀进行时间同步方法，用Simulink进行仿真，画出比特特信噪比与捕获概率的关系曲线。2. 设时间已同步，设计OFDM一种具体的采用循环前缀进行频率同步方法，用Simulink进行仿真，画出比特信噪比与频率同步误差的关系曲线.
-Matlab for OFDM under the multipath Rayleigh channel synchronization. Assuming
-
-
0下载：
数字通信中的消息字流总是用若干码元组成一个“字”，又用若干“字”组成一“句”。因此，在接收这些数字流时，同样也必须知道这些“字”、“句”的起始时刻。在接收端产生与“字”、“句”起始时刻相一致的定时脉冲序列，称为“字”同步和“句”同步，统称为群同步或帧同步。同步是保证信息可靠传输的前提，它是通信系统的一个重要问题。-In digital communication, message streams are composed with sentences. These sentences are c
-
-
2下载：
基于fpga的位同步信号提取仿真 使用vhdl语言 quartus-To use vhdl language quartus fpga bit synchronization signal extraction-based simulation
-
-
0下载：
位同步的verilog实现，利用窄脉冲来延迟或提前相位达到同步-Verilog achieve bit synchronization using narrow pulses reach synchronization to delay or advance phase
-
-
1下载：
QPSK_Gardner位定时同步算法的简单仿真，其中的环路滤波器部分参数设计不太合理，但是基本能实现效果。-Simple emulation QPSK_Gardner bit timing synchronization algorithm, which some parameters of the loop filter design is not reasonable, but the basic effect can be achieved.
-
-
0下载：
JPress，一个wordpress的java代替版本，使用JFinal开发。支持类似wordpress的几乎所有功能，比如：模板，插件等。同时在模板上，JPress提出了“模板即模型”的概念，方便模板制作人灵活制作业务模型，移除了widget等繁杂功能，同时在模板和插件制作上比wordpress更加灵活简洁。
但是，JPress又不是wordpress的java版本，它天生融合了微信公众平台，整合了国内众多云平台、短信发送、邮件发送平台，独创的“模板即模型”概念是wordpress所不具备
-
-
0下载：
BPSK基带调制解调,包括载波调制解调，位同步和定时同步-BPSK baseband modulation and demodulation, including the carrier modulation and demodulation, bit synchronization and timing synchronization
-
-
3下载：
假设截获了一段短波数字通信的信号，要求解调出最终的信息，每组解调出来后，将10组信息组合起来，恢复最终的信源输出数据。
先验信息：两组数据文件，编号为1、2，每组I、Q两路存放，格式为“int16”，采样率为9600Sa/s，其中第一组为单径情况，第二组为多径情况。
参数符合MIL-STD-188-110A标准；
同步序列为syn=seq.dat，BPSK调制；
接收机频率稳定度高于1e-6。
文件中有效信息总长度为333.75s，其中同步头长为5/12s，每时隙1/6s，训
-
-
4下载：
该代码是实现位同步的经典的早迟门算法，程序完整，实现了从数据生成、调制、传输、误差分析、延时锁定等一系列的过程，非常具有参考价值。-The code is to achieve a classic bit synchronization of the early-late gate method, program integrity, and to achieve a series of processes the data generation, modulation, transmissi
-
-
0下载：
直接序列扩频通信系统误码率的仿真分析PN码同步方法的比较与仿真-Bit error rate of direct sequence spread spectrum communication system simulation analysis of the comparison of PN code synchronization method and simulation
-
-
0下载：
实现位同步提取的代码部分，使用Verilog语言编程。(Implementing the code part of the bit synchronization extraction)
-
-
1下载：
carrier and bit synchronisation in data communication
-
-
0下载：
CH374是一个USB总线的通用接口芯片，支持USB-HOST主机方式和USB-DEVICE/SLAVE设备方式，内置3端口HUB根集线器，支持低速和全速的控制传输、批量传输、中断传输以及同步/等时传输。在本地端，CH374具有8位数据总线和读、写、片选控制线以及中断输出，可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上。除此之外，CH374还提供了节约I/O引脚的SPI串行通讯方式，通过3线或者4线SPI串行接口以及中断输出与单片机/DSP/MCU/MPU等相连接。(CH37
-
