搜索资源列表
-
0下载：
--1.实体和函数的定义
--2.自动计时部分
--3.设置调时时的四种状态:a.不调时,b.调时位,c.调分位,d.调秒位
--4.设置闪烁的位置,调哪部分,哪部分闪烁
--5.将该闪烁的部分执行闪烁命令
--6.调时间,小时,分钟,秒的调时进程
--7.用元件BCD把小时位,分钟位和秒位三部分连接在一起
--8.设置时区***该部分为选做,程序中已经注释掉***
--9.设置闹铃***该部分为选做,程序中暂时没写***
--10.设置7段数码管的显示位
-
-
0下载：
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。
-Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
-
-
0下载：
VHDL Code for a digital bit clock counter and 7 segment display clock on a altera DE2 board with a cyclone II FPGA
-
-
0下载：
7 segment display used as clock
-
-
0下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
-
