搜索资源列表
44b0_Adc
- S3C44B0X 具有 8 路模拟信号输入的 10 位模/数转换器（ADC），它是一个逐次逼近型 的 ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10 位逐次 逼近寄存器（SAR），输出寄存器如下图所示。这个 ADC 还提供可编程选择的睡眠模式， 以节省功耗。 -S3C44B0X with eight analog signal input to the 10 analog / digital converter (ADC), It is a succe
RwV015
- RW - Read & Write utility, for hardware engineers, firmware (BIOS) engineers, driver developers, QA engineers, performance test engineers, diagnostic engineers, etc., This utility access almost all the computer hardware, including PCI (PCI Express),
clock_2
- 时钟发生器，可以显示分，秒，小时，下到ＦＰＧＡ上验证过，功能基本正常-clock generator can demonstrate minutes and seconds, hours, the next to the FPGA tested normal function
高精度计时器
- 多媒体计时器能编程设定1毫秒或更小，是诸如MIDI序列发生器之类的专用型应用程序的理想选择，但是它们也招致了更多的开销，并且会对系统上正运行的其他程序造成负面影响。其实，在Windows API中有很多提供时钟查询的函数，利用它们就可以编写自己的高精度计时器了。类CMicroSecond和Celapsed就是用Windows API编写的2个高精度计时器-multimedia timer can be programmed to set a millisecond or less, such a
dianzsz
- 学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-Learning digital circuits in the basic RS flip-flops, monostable multivibrator, clock generator and counting, decoding display unit integrated circuit applications.
experiment_7
- 基于ROM的正弦波发生器的设计:使用MATLAB得到这64个波形数据，将这些存数据写入一个ROM中。再输入时钟，每个上升沿依次读取一个波形数据-ROM-based sine wave generator of the design: the use of MATLAB to obtain waveform data 64, to write the data in a ROM. Re-enter the clock, each rising edge followed by a read wav
Digitalelectricclock
- 数字电子钟是一种精确的计时工具，它精确显示秒、分、时，是一种比传统机械表更灵活方便的钟表。还可附加闹铃，报时等功能。因而在日常生活的各种领域应用广泛。数字电子钟由秒信号发生器、“时、分、秒”计数器，译码器及显示器，校时电路组成。秒信号发生器是整个系统的时基信号，作为秒脉冲送入计数器，计数结果通过“时、分、秒”译码器显示时间 -Digital electric clock is an exact timing tool, it is precisely that, when, is a more
sheji2
- 一个秒表的硬件设计，学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-The hardware design of a stopwatch, learn basic digital circuit in the RS flip-flops, monostable multivibrator, the clock generator and counting, decoding display unit integrated circuit applic
myclock
- 一个时钟生成程序,能够显示电脑当前的时间.-A clock generator, the computer can display the current time.
course
- 简单微型计算机设计 设计一个8088系统，要求接成最大模式。地址锁存器选用74LS373，数据总线收发器用选用74LS245，时钟发生器选用8284，中断控制器选用8259A，总线控制器选用8288。 -Design a simple micro-computer. Design 1. 8088 to design a system, then into the most requested model. Address latch selection 74LS373, selectio
timer_circuit
- use 555 ic clock generator
1
- CPU的时钟产生器 根据CLK信号输出4个时钟信号-CPU clock generator 4 under the CLK signal output clock signal
clock
- 基于VHDL的函数信号发生器，可输出方波，阶梯波，三角波，正铉波，用示波器观察-VHDL-based function of the signal generator can output a square wave, step-wave, triangle wave, positive-hyun waves observed with an oscilloscope
vhdl_code_files
- contains some self generated vhdl files. it includes a clock generator, CRc generator, pulse generator etc.
sing
- 在本设计中，时钟信号通过分频计产生一个理想的目标时钟频率，控制地址发生器计数，地址发生器的计数结果输出给正弦波数据存数ROM，作为其地址，从该地址取出ROM里的存储好的数据，再通过DA转换，将数字信号转换成模拟信号，最后输出给示波器观察。-In this design, the clock signal generated by frequency meter an ideal target clock frequency, the control address generator coun
cpu
- 包括1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 -1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7),
pmuxxplusii-vr
- 用VHDL开发的数字时时钟，可变宽度脉冲产生器 -VHDL development of digital clock, variable-width pulse generator
M_quence
- M序列信号发生器，时钟从100k~10k步进可调。-M-sequence signal generator, the clock from 100k ~ 10k step adjustable.
test_clkgen
- Test Clock Generator. You can learn how to implement test clock generator in VHDL
1186
- CPU的时钟产生器 根据CLK信号输出4个时钟信号-CPU clock generator 4 under the CLK signal output clock signal