搜索资源列表
ad7656
- ad7656采样的程序，适合FPGA应用，按照芯片资料的时序进行编写
StaticTimingAnalysis
- FPGA硬件设计的时序分析详细教程，包括保持、建立时间概念、毛刺等分析-FPGA hardware design tutorials detailed timing analysis, including the establishment of the concept of time, such as analysis of burr
FPGAheVGA
- 基于FPGA的VGA图象控制器和时序彩条信号实现方法 论文-FPGA-based controller and the VGA image signal timing method of color paper
FTOD_SDRAM10.3.18
- FPGA与DSP数据接口转换时序，简单实用的，SDRAM时序读写数据。-FPGA and DSP data interface conversion timing, simple and practical, SDRAM read and write data timing.
pci_inf
- 9054接口时序FPGA源代码,采用FPGA程序实现PCI 9054接口时序功能-9054 interface timing FPGA source code, FPGA program to achieve PCI 9054 interface timing function
dac
- DA的时序控制 控制在FPGA连接上的DAC产生模拟信号 以及串口程序-DA timing control
ddrsdram
- 一个ddrsdram时序约束文件的例子，对于fpga新手来说，是个不错的参考学习的资料-Example of of a ddrsdram timing constraints file, for fpga novice, is a good reference for learning the information
tcd1500c
- Tcd1500c 时序代码，基于fpga的ccd时序-Tcd1500c Fpga-based timing
Example-s1-1
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面
SDRAM-control
- 使用FPGA实现的SDRAM控制器访问代码，该代码的时序参数可调整-SDRAM controller FPGA implementation using the access code, the code is adjustable timing parameters
EEPROM_FUNC
- VERILOG实现EEPROM的读写时序-fpga with verilog control the eeprom read and write
SPI-slave-system
- FPGA时序逻辑设计：串行外围设备接口SPI从设备系统，包括串行时钟线SCK，主机输入/从机输出MISO，主机输出/从机输入MOSI和低电平有效的从机选择线SS。环境为Quartus。-FPGA Timing Logic Design: Serial Peripheral Interface SPI Slave Device System Includes Serial Clock Line SCK, Host Input/Slave Output MISO, Host Output/Slave
FPGA那些事儿--TimeQuest静态时序分析REV7.0
- FPGA 静态时序分析 TimerQuest(FPGA static timing analysis TimerQuest)
DSP读写基于FPGA的FIFO
- 本文档提供了DSP对FPGA中的FIFO的读写时序以及编程思路，供大家参考。(This document provides DSP on the FPGA FIFO read and write timing and programming ideas for your reference.)
FPGA那些事儿--TimeQuest静态时序分析REV6.0
- FPGA那些事儿-TimeQuest静态时序分析(Static timing analysis of TimeQuest)
ad5372_spi_ctrl
- ad5372的spi接口时序,能够使FPGA与AD5372正常通讯，且该代码已经得到验证(the spi timing sequence of AD5372)
FPGA_SDRAM_EP3C40F484
- 驱动SDRAM的时序比较的麻烦一些，不像驱动SRAM，非常简单，网上搜索一下，估计有非常多的FPGA驱动SDRAM的资料，而且是各种的给你讲时序问题，不懂SDRAM为何物的，一定要看看。(The timing comparison of driving SDRAM is rather troublesome. Unlike driving SRAM, it is very simple. Searching online, it is estimated that there are quite
Mathematica_11.3.0_Keygen
- 画时序图使用的软件，FPGA/逻辑开发者好朋友，亲试好用。(The software used for drawing sequence diagram)
TCD1254FGF_Drive
- 基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序，驱动频率2MHz，帧率333帧每秒，曝光时间调节范围0-3000us，带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time