搜索资源列表
DDR_allegro
- 用allegro画的ddr存储器电路。六层板设计，很好的参考资料-Allegro painting with ddr memory circuit. Six-storey plate design, very good reference
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
ethmac.tar
- Free ehternet mac using verilog downloaded in www.opencores.org
ethernet_controller
- 以太网控制器MAC的verilog代码，已经过验证，可以用。-Ethernet Controller
100M_mac
- 100M-MAC-IPcore（从OPENCORE下载)；-100M of the MAC
intit
- 初始化网络芯片，我负责的是MAC的初始化和PHY初始化。可以试着在此基础上编写以太网。-Initialize the network chip, I am responsible for the MAC and PHY initialization initialization. Can try to write on this basis Ethernet.
fir
- 是一个fir滤波器 其中使用了MAC单元去实现累加和乘法运算。-A fir filter which uses the MAC unit to achieve accumulation and multiplication.
ethernet-mac--VHDL
- 简易以太网测试仪,VHDL语言的，非常实用，有需要的可以看下-Simple Ethernet tester, VHDL language, very practical, need look