搜索资源列表
CrackQII5.1
- altera quartusII v5.1 license
QuartusIIresistance
- 关于quartusII中如何设计上拉电阻的方法．-quartusII on how to design the widening resistance.
Gen_Quartus_Vwf_Mif
- 最大特点：可以从文件中导入数据到mif文件中，从文件中导入数据到vwf文件的输入总线中。 对于在QuartusII中做前期仿真，特别是对算法程序的仿真尤其有用。 自己做的，识货的下一个试试，别忘了顶一个先。 有任何建议和改进意见，请发mail到xyzlty@163.com -greatest features : from paper imported data to mif document, from the paper into data to the i
DSP_BUILDER_DESIGN
- DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\\modelsim详细的仿真过程。
Digital_LED
- 用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0
BCDdecoder
- 该程序是基于FPGA的的设计，开发环境是quartusII，包括整个工程
DE2_LCD
- 本源码是用verilog编写控制LCD——使用Quartusii，开发平台使用的是DE2开发板，可实现1602上任意字符显示
vhdl
- VHDL 的一个流水灯程序 开发平台Quartusii 使用的延时方法为分频思想
8.1
- ALTERA quartusii 破解 -quartusii
lcd1602-verilog
- 基于QuartusII的LCD1602-Verilog 源代码，可以直接应用于FPGA开发板。-QuartusII based on the LCD1602-Verilog source code, can be directly applied to FPGA development board.
adder4
- 四位加法器，适合初学者学习使用，包括实验要求，四位加法器程序代码，QuartusII功能仿真后的波形图。-Four adder, suitable for beginners learning to use, including the experimental requirements, the four code adder, QuartusII functional simulation of the wave after.
Crack_patch_license
- Quartus II 6.0 破解补丁和license设置-Quartus II 6.0 crack patch and license settings
exer1
- 作为基于FPGA的QuartusII平台上验证成功的LED灯程序的FPGA实现（VHDL）-As FPGA-based platform QuartusII LED lights proved to be successful FPGA implementation process (VHDL)
usb-blaster
- altera quartusII usb byteblaster转接板原理图以及相应源码-altera quartusII usb byteblaster adapter board schematic and the corresponding source
viterbi_encoding_213
- Viterbi213编码程序的VHDL的实现，包括整个quartusII 的工程文件，以及仿真波形图-Viterbi213 VHDL code implementation of procedures, including the quartusII project files, and simulation waveforms
viterbi213
- 编码方式为213的Viterbi卷积码编码器和译码器的FPGA的实现，包含整个QuartusＩＩ的工程文件，解码方式为寄存器交换法-Encoding for the 213 convolutional code encoder and Viterbi decoder FPGA realization of the project file that contains the entire QuartusII, decoding method for the register exchange
PipelineCPU
- Quartus II 7.2环境中，采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计-quartusII mips pipeline 32bit cpu design
alu_all
- VHDL设计的流水CPU,开发环境是quartusII,代码经过验证，完全是自主开发的源码-A CPU designed by VHDL with PIPE
QuartusII
- 最详细的QuartusII中文教程，非常全面，值得下载参考，供学生和工程技术人员使用！-Chinese QuartusII most detailed tutorial, very comprehensive, it is worth to download information for students and engineers to use!
频率计
- quartusii 和vhdl语言利用四位频率计设计，(Four bit frequency meter design)