搜索资源列表
lecture3_VHDL
- 组合逻辑设计 时序逻辑设计 状态机等的vhdl语言设计原理与解说（包括一些基本的加法 计数 移位器 状态机等）
jishuqi.rar
- 描述的是一个带有异步复位和同步时钟使能的十进制加法计算器,,With reset and clock enable decimal calculator
test-and4
- 练习4输入加法的绝好程序，相信你会喜欢它的，本人刚学查了一下午才整完了！-this will help you in VHDL
adder
- 基本组合电路 含异步清零和同步时钟的加法计数器-Basic combinational circuits with asynchronous clear and the addition of synchronous clock counter
Taddd_32_bbcdh
- 此程序源码使用VHDL语言，完成在32位十六进制加法器的基础上将输出出进行BCD码转换，实现输出是BCD码的32位二进制加法 可直接使用。 -This program source code using VHDL language, completed on the basis of 32-bit hexadecimal adder output BCD code conversion, the output is a 32-bit binary adder BCD code can be
qjq
- 基于VHDL的全加器程序，用门电路实现两个二进数相加并求出和的组合线路，就是求二进制数矢量加法的。-Full adder VHDL-based program, with gates to achieve two binary numbers together and find a combination of lines and is seeking the binary vector addition.
ADD_1P
- 加法的VHDL程序，基本的运用VHDL语言实现了x+y的功能，希望对初学者有用-Addition of the VHDL program, the basic functions using VHDL language x+ y, and I hope useful for beginners
shiyan2
- 含异步清0和同步时钟使能的加法计数器的设计，可以从0加到99，使用VHDL语言-Cleared containing asynchronous and synchronous clock enable the addition of counter design, added to 99 can range 0, the use of VHDL language