搜索资源列表
321434354366547
- Xilinx FPGA最小系统板设计-Xilinx FPGA minimum system board design
xapp195
- signed_mult乘法器通常用于DSP设计。但由于赛灵思的FPGA架构中包含有-signed_mult multiplier is used DSP design. But Xilinx FPGA architecture contains
taxiwork
- 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分,整个自动控制系统由四个模块构成:秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能,其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠,应用于实际当中有较好的实用价值和较高的可行性
liftor
- 基于VHDL语言的实用电梯控制器的设计 源程序经Xilinx公司的Foundation软件仿真 -based on VHDL practical elevator controller design source by Xilinx's Foun dation Simulation Software
studyXilinxFPGAintenminitues
- 十分钟学会Xilinx FPGA 设计1.1,内容明了,推荐-10 minutes Society Xilinx FPGA Design 1.1, as clear recommendation
xilinx_media
- 关于xilinx学习指导,讲述语法和结构设计
GetFile
- 此文件为XILINX公司生产器件XCR3256的详细资料,对使用此器件进行设计工作非常重要.
pcie_ml555x4_prj
- 已经在xilinx的ML555开发板上实现的PCIEx4的设计,其中带有DMA功能。满足pciexpress1.0规范。
FPGA-UART
- 用FPGA器件实现UART核心功能的一种方法 串行外设都会用到RS232-C异步串行接口,传统上采用专用的集成电路即UART实现,如TI、EXAR、EPIC的550、452等系列,但是我们一般不需要使用完整的UART的功能,而且对于多串口的设备或需要加密通讯的场合使用UART也不是最合适的。如果设计上用到了FPGA/CPLD器件,那么就可以将所需要的UART功能集成到FPGA内部,本人最近在用XILINX的XCS30做一个设计的时候,就使用VHDL将UADT的核心功能集成了,从而使整个设计更
cpu
- 融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模块的工作原理及相互联系的认识; 学习运用Xilinx公司的Foundation技术进行FPGA设计和调试的基本步骤和方法,熟悉EDA的设计、模拟调试工具的使用,体会FPGA技术相对于传统开发技术的优点; 培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。
Xilinx FPGA设计进阶(提高篇)
- Xilinx FPGA设计进阶(提高篇)-advanced Xilinx FPGA design (Advancement Part 1)
sdr_sdram_control
- 一个SDRAM控制器,verilog语言设计,并在ISE上仿真实现。(内部包含多个verilog程序)-sdram-controller,use verilog langguage,it s run sucessfull
microblaze100M
- 赛灵思的FPGA,设计的软核microblaze示例-Xilinx' s FPGA, the design of soft-core MicroBlaze sample
ddr_usb
- 将256位数据宽度 通过两级FIFO 转成16位 使用XILINX的ISE10.1完成设计 此为工程文件 有仿真结果-The 256-bit data width conversion FIFO through the two 16-bit using the XILINX s ISE10.1 to complete the design documents for the works in this simulation results
WASHER.ZIP
- 洗衣机状态设计,xilinx foundation i3.1-washer design lab for xilinx foundation i3.1
eetop[1].cn_ise_book
- Xilinx ISE 9.x fpga&cpld设计指南 光盘附带内容
jj
- 本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/D电路输入范围,经A/D转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过D/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采
DMA-PCIe
- 利用XILINX的IP核设计DMA传输方式实现电脑和FPGA板之间数据传输文档,很有参考价值。-DMA design by using ips provides by XILINX ,make the communication between PC and FPGA possbile.
calculator
- 基于赛灵思的spartan-3e开发板的语音智能计算器的设计,开发语言verilog,开发软件ISE,可以根据ucf文件理清引脚关系。应用者需要对开发板和fpga设计有一定的了解!-Development board based on Xilinx spartan-3e voice smart calculator design, development languages Verilog, developing software ISE, according to
02Kintex修炼秘籍-MIG DDR应用3缓存设计
- vivado下的MIG教程,适用于XILINX 7系列FPGA(MIG tutorial under vivado.)