SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the rati

输入一个4位无符号整数，凡需输出这4位数。例如输入上的4位数为1234，则输出的4位数是4321. 2. 编写一个程序，寻找用户输入的几个整数中的最小值。假定用户输入的第一个数值指定后面要输入的数值个数。例如，当用户输入数列为20，15，300，9，700时，程序应该能找到最小数9。 3. 有一个分数序列2/1、3/2、5/3、8/5……..求其前n项之和。 4. 求a+aa+aaa+aaaa+ ……+aaaa…aaa(n个)，其中a为1～9值的整数。例如，当a=