搜索资源列表
clock_2
- 时钟发生器，可以显示分，秒，小时，下到ＦＰＧＡ上验证过，功能基本正常-clock generator can demonstrate minutes and seconds, hours, the next to the FPGA tested normal function
VHDL-FPGA-clock
- ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证-FPGA design, VHDL programming, max plus simulation, in the actual circuit verification
lcd1602
- FPGA工程文件 通过FPGA在LCD上显示“this is my frist program\"的字体 已经验证，供大家学习使用。
usb1.1
- USB 1.1的verilog代码，已通过fpga验证