搜索资源列表
cz
- 操作系统的课程设计，分别是 题目一：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 题目二：用先进先出（FIFO）页面调度算法处理缺页中断。 -operating system of curriculum design, is a topic : simulation tabbed storage management hardware address translation and have missing pages interruption. Topic 2 : FIFO
Keyboard
- 设计采用P3口作为扫描键盘接口，P1.0口作为输出，P1口低4位接4X4矩阵键盘的列，高4位接行。 CPU工作在查询方式下并开放中断，且将定时器T1设为最高优先级。当程序扫描到按键时调用延时防抖后再次扫描并判断键值，并转入相应的按键处理子程序，在子程序中向定时器装入初值并启动其工作，当定时器溢出时向CPU申请中断，CPU响应中断后转入中断子程序，输出预定频率的方波并送到音频放大模块进行放大输出。 -Design uses a scanning keyboard interface por
test1
- DSP F2407A中断处理练习程序 -DSP CONTROL FOR INTERRUPT
xunicunchuqi
- 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 1．模拟分页式存储管理中硬件的地址转换和产生缺页中断。 2．用先进先出（FIFO）页面调度算法处理缺页中断。 3．用最近最少用（LRU）页面调度算法处理缺页中断。 -Analog paging virtual memory management hardware address translation and page fault, and choose a paging algorit
DesignofSerialDriver
- 摘 要：驱动程序及串口驱动的开发和设计是构建嵌入式系统的重要组成部分。该文介绍了Windows CE下的驱动程序的结构、开发过程及Windows CE的中断处理过程，提出流接口和分层相结合的驱动程序设计方案，给出Windows CE 下串口驱动的具体开发过程及串口驱动的中断处理过程。 关键词：嵌入式系统；中断处理；串口驱动-Summary: Driver and Serial-driven development and design is to build an important par
comparator
- 比较器0调试程序，带中断处理和比较器状态crossbar输出-c8051f040
Wireless-alarm-code-design
- 无线报警器的源程序，有系统初始化程序，外部中断0服务程序，外部中断1服务程序，报警处理程序，点火处理程序，延时子程序-Source, wireless alarm system initialization procedures, external interrupt service routine, the external interrupt 1 service routine, alarm handler, ignition handler, delay subroutine
key
- 独立按键程序，用定时器中断做，键扫描间隔为10ms，最终确认键须延时350ms左右。 本按键程序须定义键扫标志,键处理标志和键值寄存器。 P3.2和P3.3为按键，P1口为键显示。 12M晶体，定时处置为5ms-Independent key program, timer interrupt do key scan interval of 10ms, final confirmation of the keys required to delay about 350ms. The k
ooo
- 1、 模拟分页式存储管理中硬件的地址转换和产生缺页中断。 2、 用先进先出页面调度算法处理缺页中断。 -1, analog paging storage management hardware address translation and generate a page fault. 2, with FIFO scheduling algorithm processing page page fault.
C-Language-Programming
- 首先，分析TMS320F240 DSP芯片的中断系统结构，包括其内核中断、事件管理模块的中断和系统模块中断。然后，分析DSP中断的处理过程和中断程序的编制方法。最后，给出中断系统的C语言编程方法。 -Firstly, TMS320F240 DSP chip interrupt system structure, including its core interrupt, event management module interrupts and interrupt system modul