搜索资源列表
PLL_PLV
- 锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示，简单锁相回路[3,4]是由三个电路构成，分别为相位侦测器（Phase Detector）、回路滤波器（Loop Filter）、压控荡器（VCO）-phase-locked loop can be regarded as a phase output and input phase feedback system for synchronous reference input
zi
- 在本系统中，信息序列在先经过FSK调制，经过截止频率为25kHz的低通滤波器后（把信号频率限制在25kHz），再进入混频器搬移到更高的频率发送出去，在接收端，用与发送端同步的跳频信号对其进行变频（跳频的解跳处理在此进行），取下边频，然后进行FSK的解调-In this system, the message sequence prior through FSK modulation, through the cut-off frequency of 25kHz after low-pass fi
Freq_counter_ise12migration
- 用verilog实现的一个频率计数器，可分别在不同的频率下计数（自己设定），里面有几个有用的小模块，分频，计数，显示，同步，进位等-Verilog to achieve a frequency counter, respectively, in different frequency count (set), there are several useful modules, divide, count, display, synchronization, binary, etc.
Synchronization-Technology-of-OFDM
- 一种新的符号定时和载波频率同步算法,该算法将OFDM符号分成几部分。它使用相关性和积累在几个OFDM同步算法对OFDM系统基于试点,使用前言快速、准确获取信号,在有限的时间建立同步,利用导频跟踪同步信息-A new symbol timing and carrier frequency synchronization algorithm is presented and the algorithm divides the OFDM symbol into several parts. It us
myself_beifen
- 基于802.11a标准的相对完整的OFDM收发系统，包含了频率同步、符号同步、信道估计等关键模块，对初学者很有帮助-Based on the 802.11a standard OFDM transceiver relatively complete system, including the frequency synchronization, symbol synchronization, channel estimation and other key modules, useful for
main_no_offset_2
- 假设截获了一段短波数字通信的信号，要求解调出最终的信息，每组解调出来后，将10组信息组合起来，恢复最终的信源输出数据。 先验信息：两组数据文件，编号为1、2，每组I、Q两路存放，格式为“int16”，采样率为9600Sa/s，其中第一组为单径情况，第二组为多径情况。 参数符合MIL-STD-188-110A标准； 同步序列为syn=seq.dat，BPSK调制； 接收机频率稳定度高于1e-6。 文件中有效信息总长度为333.75s，其中同步头长为5/12s，每时隙1/6s，训