搜索资源列表
Designing State Machines for FPGAs
- 有关FPGA中状态机开发的文章，内容很经典的，有开发例程。对硬件设计工程师比较有用-the FPGA development of the FSM article, as is the classic, development routines. Hardware design engineers more useful
FPGA_syn_design
- FPGA同步设计技术,对在FPGA设计中出现的同步问题,毛刺的处理等问题,给出了相应的对策-synchronous FPGA design technology, in FPGA design the synchronization problem, the handling of Burr, given the corresponding countermeasures
lpm_quick_guide
- altera公司的fpga期间的所有lpm模块的快速设计，涵盖了全部的lpm ip模块-altera during the fpga all lpm module rapid design, cover all the ip module lpm
studyXilinxFPGAintenminitues
- 十分钟学会Xilinx FPGA 设计1.1，内容明了，推荐-10 minutes Society Xilinx FPGA Design 1.1, as clear recommendation
designofFPGA
- FPGA设计的四种常用思想与技巧,大家多多支持啊-FPGA design with four kinds of thinking skills, we will support ah
Viterbi
- 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
FPGA-1553B
- MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标 准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解 决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到 民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。 在对M几STD一1553B数据总线协议进行研究后，参考国外一些芯片的功能结 构，结合EDA技术，本论文提出了基于FPGA的1553B总线接口芯片的设计方案。 在介绍了总线控
xiandatangfpgaexperience
- 西安大塘的FPGA经验设计.写得不错,共享之
FPGA-UART
- 用FPGA器件实现UART核心功能的一种方法 串行外设都会用到RS232-C异步串行接口，传统上采用专用的集成电路即UART实现，如TI、EXAR、EPIC的550、452等系列，但是我们一般不需要使用完整的UART的功能，而且对于多串口的设备或需要加密通讯的场合使用UART也不是最合适的。如果设计上用到了FPGA/CPLD器件，那么就可以将所需要的UART功能集成到FPGA内部，本人最近在用XILINX的XCS30做一个设计的时候，就使用VHDL将UADT的核心功能集成了，从而使整个设计更
FPGAdesign_flow
- FPGA设计流程，相当经典，好东西大家分享
FullParallelFFTBasedonFPGA
- 一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
Design_of_High_Speed_Multichannel_Data_Gathering_S
- Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道数据采集系统的设计
ddc
- 介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核 心单元,通过不同的软件配置实现对三路频分多址信号的解调。
serialcomuniactionsource_files
- 用于FPGA与232通信的编程设计，用VERILOG语言编写的，在ISE中仿真-232 communications for FPGA programming and design, using the VERILOG language in ISE Simulation
exercise3
- 用verilog实现dsp与Fpga接口的同步设计，其功能包括读写操作及四个功能模块，采用两个fifo实现不同时钟域的地址与数据的转换，在quartus ii11.0环境下运行，运行此程序之前需运行将调用fifo。-Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modul