FPGA的全局时钟应该是从晶振分出来的，最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的；因为全局时钟需要驱动很多模块，所以全局时钟引脚需要有很大的驱动能力，FPGA一般都有一些专门的引脚用于作为全局时钟用，他们的驱动能力比较强-FPGA' s global clock should be divided out from the crystal, the frequency of the most original. Other needs of the

经验设计法简介 梯形图程序设计是可编程控制器应用中最关键的问题 ,PLC 梯形图程序设计常用方法有 : 经验设计法、顺序控制设计法和逻辑代数设计法等。 PLC 梯形图程序用“经验设计法”编写 , 是沿用了设计继电器电路图的方法来设计梯形图 , 即在某些典型电路的基础上 , 根据被控对象对控制系统的具体要求 , 不断地修改和完善梯形图。有时需要多次反复地进行调试和修改梯形图 , 不断地增加中间编程元件和辅助触点 , 最后才能得到一个较为满意的结果。因此 , 所谓的经验设计法是指利用已经的经验

win8+VB2012 查询USB设备的例子，可以获得USB的PID，VID等详细信息。没有使用DLL。-list out all USB device, get PID,VID,Device ID and etc. no need any DLL. very simple code. win*+vs2012