CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 Windows编程 其他小程序 搜索资源 - 同步 VHDL

搜索资源列表

  1. jishuqi.rar

    0下载:
  2. 描述的是一个带有异步复位和同步时钟使能的十进制加法计算器,,With reset and clock enable decimal calculator
  3. 所属分类:Other windows programs

    • 发布日期:2017-03-23
    • 文件大小:28.96kb
    • 提供者:谭海洋
  1. division

    0下载:
  2. 带同步复位的状态机,适用于VHDL语言操作,对于初学者或是深入的人都适宜-replacement_state_bar
  3. 所属分类:Other systems

    • 发布日期:2017-04-11
    • 文件大小:646byte
    • 提供者:shenglinfeng
  1. pcm

    0下载:
  2. 1).输入码流DATA,速率为2.04Mb/S;每帧256bit,其中前8bit为帧同步码;偶数帧的帧同步码为10011011,奇数帧的帧同步码为110XXXXX(X为任意值)。 2).系统初始状态为失步态,失步信号FLOSS输出低电平,电路在输入码流里逐比特搜寻同步码,当搜寻到第一个偶帧同步码后,电路转为逐帧搜寻,当连续三帧均正确地搜寻到同步码后,系统状态转为同步态,失步信号输出高电平;否则电路重新进入逐比特搜寻状态。 3).系统处于同步态后,当连续四帧检出的同步码均错误,则系统转为
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:1.6kb
    • 提供者:alan
  1. adder

    0下载:
  2. 基本组合电路 含异步清零和同步时钟的加法计数器-Basic combinational circuits with asynchronous clear and the addition of synchronous clock counter
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:29.28kb
    • 提供者:刘艳琴
  1. weitongbu

    2下载:
  2. 用数字锁相环实现位同步信号提取,包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
  3. 所属分类:其他小程序

    • 发布日期:2013-03-27
    • 文件大小:386.36kb
    • 提供者:flower
  1. fj

    0下载:
  2. 从视频信号中分离出场同步、行同步、场消隐、行消隐等同步信号,用VHDL实现。-Separated from the video signal played simultaneously, line synchronization, field blanking, line blanking and other synchronous signals, using VHDL implementation.
  3. 所属分类:Other systems

    • 发布日期:2017-03-26
    • 文件大小:409.81kb
    • 提供者:Logitech007
  1. gg

    0下载:
  2. 这代码讲述的是位同步信号的VHDL实现,希望喜欢,-realization of bit synchronized signal with VHDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:55.78kb
    • 提供者:张侨
  1. MCTP1

    0下载:
  2. Vhdl 同步FIFO设计 该FIFO 实现方案比传统方式简单,工作速度频率高-Vhdl synchronous FIFO design of the FIFO implementations simpler than traditional, high working speed frequency
  3. 所属分类:Other systems

    • 发布日期:2017-11-07
    • 文件大小:206.51kb
    • 提供者:zhou
  1. weitongbu

    2下载:
  2. 基于fpga的位同步信号提取仿真 使用vhdl语言 quartus-To use vhdl language quartus fpga bit synchronization signal extraction-based simulation
  3. 所属分类:其他小程序

    • 发布日期:2013-03-22
    • 文件大小:297.75kb
    • 提供者:gsn
  1. shiyan2

    0下载:
  2. 含异步清0和同步时钟使能的加法计数器的设计,可以从0加到99,使用VHDL语言-Cleared containing asynchronous and synchronous clock enable the addition of counter design, added to 99 can range 0, the use of VHDL language
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-12
    • 文件大小:1.39kb
    • 提供者:mike wong
  1. 永磁同步电机逆变器的设计

    0下载:
  2. 永磁同步三相交流电逆变器电路设计和VHDL设计(Circuit design and VHDL design of permanent magnet synchronous three phase alternating current inverter)
  3. 所属分类:其他

    • 发布日期:2018-01-01
    • 文件大小:79kb
    • 提供者:火龙果5700
  1. kebenchengxu

    0下载:
  2. VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字频率计,数字时钟,同步计数器,序列检测器的设计,序列信号发生器,一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
  3. 所属分类:其他

    • 发布日期:2018-04-22
    • 文件大小:40kb
    • 提供者:girl_lily
  1. counter4b

    0下载:
  2. Vivado同步计数器VHDL设计 具有异步复位和同步预置数功能 同步计数器同步计数器同步计数器(The Vivado synchronous counter VHDL is designed with asynchronous reset and synchronous preset function, synchronous counter, synchronous counter and synchronous counter.)
  3. 所属分类:其他

搜珍网 www.dssz.com