搜索资源列表
Trafficlight
- 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号； ② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。-System to set up a two BCD code c
labviewmaichongjishu
- 用labview实现的脉冲计数器达到技术的效果-Using LabVIEW achieved pulse counter the effects of technology
q
- 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出
Digitalelectricclock
- 数字电子钟是一种精确的计时工具，它精确显示秒、分、时，是一种比传统机械表更灵活方便的钟表。还可附加闹铃，报时等功能。因而在日常生活的各种领域应用广泛。数字电子钟由秒信号发生器、“时、分、秒”计数器，译码器及显示器，校时电路组成。秒信号发生器是整个系统的时基信号，作为秒脉冲送入计数器，计数结果通过“时、分、秒”译码器显示时间 -Digital electric clock is an exact timing tool, it is precisely that, when, is a more
generator
- 555定时计数器的使用和脉冲波形的变换与产生原理，有助于大家设计信号发生器 -555 from time to time the use of counters and pulse shape of the transformation and have a theory, help you design the signal generator
CNT10B
- 十进制加法计数器，是通过时钟脉冲来，在四个设置输入端设初始值，在输出端设每到一定的值时就会输出一个高电平-Decimal adder counter clock pulse through the years, in four settings for the initial value of input in each output to a certain set of values when a high output
Pulsecount
- 脉冲计数，脉冲输入，脉冲上跳沿计数器加一，周期脉冲输入-Pulse count, pulse input, pulse on the jump along the counter plus one cycle pulse input
maikuanceliang
- 能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。系统有三个状态：准备测量状态、测量状态、测量完毕状态。在准备测量状态下，测量结果显示为全零，内部计数器不计数，仅当待测脉冲按键SW12被按下时（按下后，输入到FPGA引脚的为低电平）进入测量状态。在测量状态下，只要待测脉冲按键一直按下，则内部计数器一直加计数并同时显示计数结果，这个结果用两个数码管L7，L8指示，从“00”到“FF” （如果计数超出量程即超出“FF”，则需锁存一个溢出信号让溢出指示灯D29亮）。仅当待测脉冲按键松开时进入测
fpganaoz
- 基于FPGA闹钟系统的设计。 1.秒模块实际上是一个计数器，一秒记录一次并输出。 2.分，时模块在一个脉冲上升沿计数一次的基础上，加入了时间调整控制。 3.调整时间的控制模块，在使能信号有效时，才可实现时分的调整。 4.闹钟调整及控制模块，可实现闹钟设时的调节功能。 5.显示模块，实现时间与闹钟显示的切换。 6.闹铃模块，实现闹铃的发声装置。 7.总逻辑模块，实现电子闹钟相应功能的总系统。 -FPGA-based alarm system design. 1. S
jishuqidfdvb
- 51单片机编写的数字脉冲计数器，还有电路仿真哦-Written by the 51 single-chip digital pulse counter, circuit simulation Oh
counter
- 设计一个十进制计数器模块，输入端口包括 reset、up_enable 和 clk，输出端口为 count 和 bcd，当 reset 有效时（低电平），bcd 和 count 输出清零，当 up_enable 有效时（高电 平），计数模块开始计数（clk 脉冲数），bcd 为计数输出，当计数为 9 时，count 输出一 个脉冲（一个 clk周期的高电平，时间上与“bcd=9”时对齐）-Design of a decimal counter module, input port,
jishuxianshidianlu
- 十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）。 该电路功能为通过对外部一信号脉冲进行计数，并以十进制进行计数，计到百位。同时利用数码管动态扫描原理进行三位数码管进行显示出来。 -Decimal counter (BCD_CNT) 2, seven-segment display decoder circuit (DEC_LED) 3, sharing bus switching circuit (SCAN). The
pinlvji
- 利用单片机的内部定时器溢出产生中断来实现定时， 把单片机内部的定时/计数器0作为定时器，实现2.5ms定时。外部待测脉冲从单片机的TI（第15引脚）输入，以定时/计数器1作为计数器，利用中断方式来达到间接测量的目的。最后采用四位数码管显示-The use of MCU internal timer overflow interrupt to achieve timing, the MCU internal timer/counter 0 as a timer, the timing to a
计数器编程
- 把定时器0设置为计数功能，对外部输入的脉冲进行计数，并送显示器显示，脉冲由按键产生。(The timer 0 is set as the counting function, counting the external input pulse and sending the display display, the pulse is produced by the key)
波浪型计数器
- 设计一个计数器，输入计数脉冲和清零信号，输出2位16进制计数值。计数器的计数规律如下:清零信号有效时输出0，计数脉冲上升沿时，输出由0递增到ff，再递减到1，然后在递增到fe，再递减到2，再递增，按如此规律反复计数。(A counter is designed, the count pulse and the zero signal are input, and the 2 - bit 16 - digit number is output. The counting rule of the c
EX02
- 使用T1作为定时器（定时时间为50毫秒），T0作为计数器（对电机测速电路产生的脉冲进行计数，1脉冲/转）。(wSpeed = TH0 * 256 + TL0; TL0 = 0; TH0 = 0; bRefreshDisp = 1;)
577d4aa3
- 交通灯课程设计:本设计是基于数字电路芯片完成的，内有Multisim仿真电路（已验证通过），具体设计说明书，基本思路采用74LS160十进制加法计数器来产生四种交通灯状态，计数器是由多功能计数器555产生的1Hz的秒脉冲驱动，希望能对你有所帮助。(Traffic light course design: This design is based on the digital circuit chip, with Multisim Simulation circuit (verified), th