搜索资源列表
countdown
- 基于VHDL语言的倒计时模块程序，1Hz时钟-Based on the VHDL language countdown module procedures, 1Hz clock
dds
- vhdl代码。高精度dds，精度可以达到1hz。不需要多个时钟。-vhdl code. High precision the dds, accuracy can be reached 1hz. Does not require more than one clock.
liu_shui_deng
- 基于span3E进行流水灯的控制，系统时钟为1Hz,流水灯具有使能端-Based span3E light water control, the system clock to 1Hz, water fixtures enable end
shuzipinlvji
- 1.用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围：1Hz～10KHz，分成两个频段，即1～999Hz，1KHz～10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 3.具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。 4.具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 -1 completed 12 with VHDL design and simulation of d
traffic-light
- 设计任务：设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行。 设计要求： 1.要求黄灯先亮5秒，才能变换运行车道并且黄灯亮时另一干道的红灯按1Hz的频率闪烁。 2.要求通行时间及黄灯亮的时间均可在60秒内任意设定。 3.要求交通灯控制电路可以手动控制立即进入特殊运行状态，即两条道上红灯全亮，时钟停止计时。当特殊运行状态结束后，系统复原，继续正常运行。 -Design tasks: Design a crossroads of traffic l
8bit-freqDetect
- 题目1：设计一个8位数字显示的简易频率计。要求： ①能够测试10Hz~10MHz方波信号； ②电路输入的基准时钟为1Hz，要求测量值以8421BCD码形式输出； ③系统有复位键； ④采用分层次分模块的方法，用Verilog HDL进行设计。 ⑤写出测试仿真程序(Topic 1: Design a simple frequency meter with 8 digits display. Requirement: It can test 10 Hz ~ 10 MHz square wave si