搜索资源列表
-
1下载：
文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
-
-
0下载：
此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.-Design and production of the digital clock digital clock in order to understand the principle, so learn to create digit
-
-
0下载：
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, digital clock, and h
-
-
0下载：
详细介绍了用matlab设计数字钟的程序！希望对读者有益！-Matlab with detailed procedures for the design of digital clock! Hope that useful to readers!
-
-
0下载：
一个秒表的硬件设计，学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-The hardware design of a stopwatch, learn basic digital circuit in the RS flip-flops, monostable multivibrator, the clock generator and counting, decoding display unit integrated circuit applic
-
-
0下载：
本实验设计的多功能数字闹钟主要具备以下功能
1具有时间显示以及时间校准功能
2可设置闹钟时间以及闹钟响铃功能
3整点报时功能
4手动调时与自动调时功能
5计时显示与定时显示模式切换-The experimental design of multi-function digital alarm clock has the following main features time display, as well as a time calibration function 2
-
-
0下载：
序列检测器可用来检测一组或多组由二进制码组成的脉冲序列信号，这在数字通信领域有广泛的应用。当检测器连续收到一组串行二进制码后，若这组码与检测器中预制的码相同，输出为A，否则输出为B。序列检测I/O口的设计如下：设Din是串行数据输入端，clk是工作时钟，clr是复位信号，D是8位待检测预置数，QQ是检测结果输出端。-Sequence detector can be used to detect one or more sets consisting of binary code from the
-
-
0下载：
一个关于数字时钟设计实现的VHDL源代码，已测试过，可以运行-Design and implementation of a digital clock on the VHDL source code has been tested, you can run
-
-
0下载：
在protues7.0下采用74190设计的一个数字钟，有报时功能！仅供交流参考！-Used under 74,190 in protues7.0 design of a digital clock with chime! Only exchange information!
-
-
1下载：
数字逻辑课程设计，基于EWB软件设计一个数字电子时钟，要求能实现十二进制和二十四禁止的转换，有秒时分的显示，-Digital Logic Course Design, EWB software to design a digital electronic clock, requiring 10 binary and 24 prohibit conversion, the display of seconds after midnight,
-
-
0下载：
基于c语言的单片机数字时钟设计
要求：设计一个数字时钟，显示范围为00：00：00~23：59：59。通过几个开关进行控制，其中开关K1用于切换时间设置（调节时钟）和时钟运行（正常运行）状态；开关K2用于切换修改时、分、秒数值；开关K3用于使相应数值加1调节；开关K4用于减1调节；开关K5用于设定闹钟，闹钟同样可以设定初值，并且设定好后到时间通过蜂鸣器发出声音
-C language-based single-chip digital clock design: Design of a
-
-
0下载：
十进制转换为BCD码，可以用于数字钟的设计，及其涉及到LED显示的程序中去，是VHDL的-Converted to decimal BCD code, can be used in the design of the digital clock, LED display program involves VHDL
-
-
0下载：
设计了一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。-Design a digital clock, timing functions can be completed from 00:00:00 to 23:59:59, and has to maintain the role of the control circuit is cleared quickly School, rapid correct
-
-
1下载：
基于multisim的典型数字时钟设计，实现时钟、定时等功能。-Design of digital electronic clock
-
-
0下载：
本程序是用QUARTUS软件设计的数字钟，采用verilog语言描述-This procedure is to use the QUARTUS software design of digital clock, using verilog language descr iption
-
-
0下载：
数字钟的VHDL语言程序，包含了好几个模块，是毕业设计的优秀程序，值得下载！-VHDL language program of digital clock, contains several modules, is an excellent program, graduation design is worth to download!
-
-
0下载：
设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能。-Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.
-
-
0下载：
通过学习使用Quartus软件，掌握自顶向下的模块化设计思想，进行多功能数字钟的设计。-By studying the use of Quartus software, and master the top-down modular design thought, for the design of the multi-function digital clock.
-
-
0下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
-
-
1下载：
设计一个数字电子时钟能够准点报时并具有校时功能。
时钟功能: 采用数码管显示累计时间，以24小时为周期。
校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。
整时报时功能: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)
计时准确: 每天计时误差不超过10 s。(The design of a digital electronic clock can report time
-
