搜索资源列表
FPGA_MP3.rar
- 该程序包为FPGA的例子，用FPGA来设计MP3播放器,The package for the FPGA example, using FPGA to design MP3 player
100503
- FPGA有价值的27个编程例子。包括LED控制，LCD控制，ASK调制与解调，DAC0832接口电路程序-27 example about FPGA
IIR_VerilogHDL
- 实现IIR红外解码的VHDL,通过遥控器遥控来发射红外线，FPGA接收到后进行解码并显示在数码管上面-a verilogHDL example to control IIR
example
- FPGA开发板的源码，很多例子，可以大量借鉴使用-FPGA VHDL source
fpga
- VHDL语言编程简单实例若干，适合于初学者-VHDL language programming simple example, suitable for beginners
ddrsdram
- 一个ddrsdram时序约束文件的例子，对于fpga新手来说，是个不错的参考学习的资料-Example of of a ddrsdram timing constraints file, for fpga novice, is a good reference for learning the information
Mouse_VGA
- FPGA based example for Verilog
Spdif_out
- S/PDIF Audio output example for FPGA (in Verilog)
Example-b3-1
- 使用Quartus II设计FPGA的应用设计实例uart_regs的工程-FPGA using Quartus II design applications engineering design example uart_regs
LCD_test
- this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
eda-example
- 初学者福音，有70个基于FPGA VHDL开发历程，可以通过这些文件下载到QuartusII中，做实验-Beginners, there are 70 VHDL based on FPGA development course, can download the files to QuartusII, doing experiments
Example-s1-1
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面
NiosBasico
- This is an example of VHDL program to exercise the NIOS-2 processor of Altera FPGA.
project
- 睿行fpga开发板配套例程，verilog版本-ruixing fpga vhdl example
《阿东 手把手教你学FPGA》完美公开版 (1)
- 本书主要讲解 FPGA 的程序设计,以一款热销的 FPGA 开发板为例,介绍学习 FPGA 和 Ver-ilog ,以及 FPGA 开发板的硬件配置,重点是第 3 章的 16 个典型实例程序,由简单到复杂,最后是FPGA 的设计心得。 本书适合电子、通信、自动化等相关专业的本科生以及从事 FPGA 开发/ IC 设计/ PCB 等相关 职业的初学者阅读参考。(The program design of the main book on the FPGA, with a hot FPGA de
FPGA_Examples
- 有关FPGA 的大部分例程，非常实用，希望能帮助到你！(Most of the routines on the FPGA, very useful, and I hope to help you!)
FFT v1
- IP core fft verilog code example
RippleCarryAdderHW
- it is ripplecarry adder example in verilog
pid-fpga-vhdl-master
- 6. Show how accurate your predicted model is, also explain in what situation and why it does (not) perform that well (in report and video). 7. If you re-train the network for your own custom images, you can choose different training options. Explain