搜索资源列表
Trafficlight
- 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号； ② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。-System to set up a two BCD code c
shiyan6
- 一个8位的十进制频率计数器,功能经过测试.-An 8-bit decimal frequency counter, function tested.
q
- 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出
clock
- 60进制计数器，采用十分简便的方法，能够很快速的完成计数功能。-60 M-ary counter, using a very simple way to very quickly complete the count function.
MY
- 计数器和译码器的程序，基于EDA的VHDL语言-Counter and decoder procedures, based on the VHDL language EDA
zhuangtaijijiaotongdeng
- 利用VHDL设计的另外一种方法的交通灯程序。在controller模块中设置了2个进程，其中一个用来控制内置计数器的增加，一个用来控制交通灯的显示。从controller模块中出来的时间是2位的BCD码，要进行数码管显示就需要得到2个一位的BCD码，因此就需要利用separate模块来实现。separate模块的思想也比较简单，就是利用比较然后得到相应的十位数和个位数。-In the controller module set up two processes, one of which is
vhdl
- 100进制计数器的设计 -100 binary counter design
8sfdsd
- 用VHDL实现的八位可逆计数器，可作为交流学习使用。-VHDL implementation with eight reversible counter can be used as the exchange of learning to use.
clk_div
- 分频计数器verilog源代码,包括实验说明文档,清晰易懂.-this code can easily be understood and teaches you how to divide the clock.
adder
- 基本组合电路 含异步清零和同步时钟的加法计数器-Basic combinational circuits with asynchronous clear and the addition of synchronous clock counter
counter_bcd7
- bcd十进制计数器，用于频率计设计的计数器单元，输出zeros用于选通量程使用！-bcd decimal counter, the counter for frequency counter design unit, the output zeros for the use of strobe range!
count23
- 一个简单的23计数器，用VHDL实现，可供初学者学习。-A simple 23 counters, with the VHDL implementation, available for beginners.
frequencymeter
- 测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。-Measuring the frequency of means, including electronic counter to measure frequencies with high precision, easy to use, fast measurement and easy to realize the advantages of automa
source
- 几个小程序的合集，有十进制计数器、三相电机、电子钟等，对VHDL新手比较有用-Collection of several small programs, there are decimal counters, three-phase motors, electronic clock and so on more useful VHDL novice
count
- 数字逻辑课程设计频率计数器（VHDL） CSDN 下载频道 -Digital Logic Course Design frequency counter (VHDL) CSDN download channel
cpu
- 包括1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 -1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7),
count10
- 利用VHDL编写的十进制计数器，测试成功，可以使用-Use VHDL to write decimal counter, the test is successful, you can use
VHDL
- 四选一电路,分钟计数器，三八译码器，先进先出-Four elected a circuit, VHDL procedures VHDL procedures VHDL procedures VHDL program
vhdl
- 用计数器、3/8译码器和门电路设计序列信号发生器用示波器观察并测量波形。-Counter, 3/8 decoder circuit design sequence and doors to observe and measure the waveform signal generator with an oscilloscope.
plj
- 使用vhdl语言原件例化设计数字频率计，并用6位7段数码管计数。模块包括：十进制计数器，6位10进制计数器，Reg24 锁存器、Fp 分频器、Ctrl 频率控制器、Disp 动态显示。(The digital frequency meter is designed by using VHDL language as an example and counted by 6-bit 7-segment digital tube. Modules include: decimal counter, 6