搜索资源列表
DDR_allegro
- 用allegro画的ddr存储器电路。六层板设计，很好的参考资料-Allegro painting with ddr memory circuit. Six-storey plate design, very good reference
ad7980
- DSP并行读取串行接口A/D芯片的VHDL接口程序-VHDL Interface Program between DSP (parrel interface) and AD7980 (Serial interface)
Lab8
- This codes is one of my univ projects I ve been working on for 3months. I d like to share it and make it work more properly.
VHDLcodeforaDFlipFlop
- vhdl code for D flip flop counter
doxygen-1.5.9.src.tar
- Doxygen是一个文档生成系统，可用于C++, C, Java, Objective-C, Python, IDL (Corba and Microsoft flavors), Fortran, VHDL, PHP, C#, and to some extent D. 它能从一系列代码源文件中生成在线文档(HTML格式)和离线文档(Latex格式) 。也支持生成RTF (MS-Word), Postscr ipt, PDF, 压缩HTML(chm), and Unix man pages
61EDA_D1094
- 电子钟 1. 具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2. 射击精度要求为1s-jfh dfjhjd dsf dfj sfjhu sdjah jfd djfhdju jk d f df d f df d f dfs dd f d fd df dd dfdfd fd df d d df d d df df dfsfere sdf3df
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
suocunqi
- Ｄ锁存器ＶＨＤＬ语言描述。使能端有效时，Ｑ《＝Ｄ-D latch described in VHDL language. Enable effective end when, Q " = D
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the programming step, the electronic
ads1675
- 通过FPGA读取24Bit的A/D芯片ADS1675的VHDL代码程序-VHDL Code for 24 bits ad1675
2
- 用VHDL语言设计一个8位双向可控移位寄存器。 移位寄存器由D型触发器构成，采用串入并出形式。 采用VHDL方式设计一个16х4位RAM存储器-VHDL language to design an 8-bit bidirectional shift register controllable. The shift register by a D-type flip-flops, using the string into and out of form. Way design using