搜索资源列表
zuyuankeshe.rar
- 计算机组成原理课程设计，用VHDL语言实现的加减乘运算以及移位操作。,Principles of curriculum design computer components, using VHDL language, as well as the addition and subtraction multiplication shift operation.
Lift_Controller
- 这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz,选择CycloneII器件可达260多Mhz.因为包含了好几个程序,希望站长不要只安一个程序处理,能及时开通!-This document contains a section of my previous writing on the 3 to 8 elevator control proced
5933118663955
- 本课程设计主要内容是基于VHDL语言设计的数字闹钟，时分秒新时间及闹钟的设置，设计目的，选题要求，设计要求，思想报告等源程序-The main content of curriculum design is based on the VHDL language design digital alarm clock, when every second time and alarm settings for the new design purpose, topics of requirement
mimasuoVHDL
- 用VHDL语言实现的8位密码锁的设计，适用于毕业设计或课程设计参考！-VHDL language with 8-bit code lock design for graduate design or curriculum design reference!
MATLAB
- 基于 MATLAB 的语音信号分析与处理的课程设计.录制一段自己的语音信号，并对录制的信号进行采样；画出采样后语音信号的时域波形和频谱图；给定滤波器的性能指标，采用窗函数法或双线性变换设计滤波器，并画出滤波器的频率响应；然后用自己设计的滤波器对采集的语音信号进行滤波，画出滤波后信号的时域波形和频谱，并对滤波前后的信号进行对比，分析信号的变化；回放语音信号-MATLAB-based voice signal analysis and processing of the curriculum. Re
count
- 数字逻辑课程设计频率计数器（VHDL） CSDN 下载频道 -Digital Logic Course Design frequency counter (VHDL) CSDN download channel
8259
- 8259芯片功能的程序设计，可以用于课程的辅助教学，或者是个人爱好研究-8259
jiaotongdeng
- 用vhdl语言实现交通灯,并实现其课程设计-VHDL language to translatre the traffic lights
EDA_VHDL_shuzizhong
- EDA课程设计实验VHDL硬件描述语言实现数字时钟-EDA curriculum design experiments VHDL hardware descr iption language digital clock
JIJIA_XIUGAI1
- 用VHDL语言编写的出租车计价系统,系统较完善，有助于学生的VHDL课程设计-TAXI FEE SYSTEM
CPU
- 计算机组织与结构课程设计，使用VHDL设计一个简单功能的CPU。该CPU拥有基本的指令集，并且能够使用指令集运行简单的程序。另外，CPU的控制器部分（CU）采用微程序设计方式。-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to g
CPU_Design
- 基于VHDL的CPU的设计，本科课程设计，实现了一个指令集，能计算加减乘。-CPU design VHDL-based undergraduate curriculum design and implementation of a set of instructions, subtraction, multiplication, can be calculated.
shuzhishizhong
- 数字时钟的verilog程序,课程设计，数字电子技术实验，VHDL-VHDL Verilog.
VHDL
- 用VHDL写的模拟cpu程序，可以下载到硬件完成仿真，东南大学课程设计- Written in VHDL simulation CPU program, you can download to the hardware simulation, Southeast University curriculum design
yu
- 用VHDL写的模拟cpu程序，可以下载到硬件完成仿真，东南大学课程设计- Written in VHDL simulation CPU program, you can download to the hardware simulation, Southeast University curriculum design
学校课程设计
- 五人表决器和PCM调制的vhdl设计的代码和仿真报告。(Code and simulation reports for five voter registers and PCM modulated VHDL designs are presented.)