搜索资源列表
subr
- vhdl 8位无符号除法器 试验报告 计算前在A和B端口输入被除数和除数,然后在Load线上送高电平,把数据存到除法计算电路内部,然后经过若干个时钟周期,计算出商和余数,并在C和d端输出。 其实现方法是,将除法器分为两个状态:等待状态与运算状态。 开始时除法器处于等待状态,在该状态,在每一时钟上升沿,采样Load信号线,若是低电平,则仍处于等待状态,如果采样到高电平,除法器读取A,B数据线上的输入数据,保存到内部寄存器a_r,b_r,置c_r为0,d_r为a_r,判断除数是否为零,若
vhdlcode
- vhdl code for d flip flop
635355963606373750
- 本文介绍了应用FPGA实现对高速A/d转换芯片的控制电路,介绍了这一控制的设计思想,并提出了通过双口RAM实现FPGA与慢速度的单片机进行双机数据通信处理的解决方案。- data acquisition is an item of indispensable technology which is essential to the industrial control system. As the increasing need for speed performance of the da