搜索资源列表
vhdl
- 用VHDL语言设计一个串并转换电路。输入1位数据,输出8位数据。 验证:串行输入0、1、1、0、1、0、1、0,使结果输出为01101010 -A serial-to-parallel conversion circuit using VHDL design. Enter a data output 8-bit data. Verification: the serial input 0,1,1,0,1,0,1,0, the results output to 01101010